ADP1755ACPZ-R7

Analog Devices 的 ADP1755ACPZ-R7 是一款 1.2 A、低输入电压、可调输出电压、低压差 (LDO) 线性稳压器，设计用于从低压输入轨为 FPGA、DSP、微处理器和数据转换器等噪声敏感型负载供电。.

ADP1755 专门针对低输入/输出电压应用进行了优化。1.6 V 至 3.6 V 的输入电压范围意味着它可以调节 1.8 V、2.5 V 和 3.3 V 等常见的中间总线电压，并产生低至 0.75 V 的输出电压。因此，它非常适合从 1.8 V 或 2.5 V 轨为现代 FPGA 和处理器的核心电压（0.9 V、1.0 V、1.1 V、1.2 V）供电。.

ADP1755 是 ADP1754/ADP1755 系列的可调版本。ADP1754 提供七种固定输出电压选项（0.75 V、0.8 V、0.9 V、1.0 V、1.2 V、1.5 V、2.5 V），以简化操作，而 ADP1755 则通过连接到 ADJ 引脚的外部电阻分压器，允许 0.75 V 至 3.3 V 之间的任何输出电压。当输出电压非标准、单个 SKU 必须支持多个电压轨或输出电压必须微调时，首选可调版本。.

ADJ 引脚上的 0.5 V 基准电压意味着输出电压由公式 VOUT = 0.5 V x (1 + R1/R2)设定，其中 R1 是上电阻，R2 是下电阻。低参考电压可使输出电压接近 0.5 V，但由于误差放大器和反馈网络所需的余量，保证输出电压的最低值为 0.75 V。.

1.2 A 时的 105 mV 压降对于 CMOS LDO 来说非常低，相当于约 88 mOhm 的有效 RDS(on)。这使得 ADP1755 能够在满载 1.2 A 时从 1.8 V 输入电压调节到 1.5 V 输出电压，仅有 105 mV 的余量。对于 1.2 A 时的 1.2 V 输出，最小输入电压约为 1.305 V，允许从 1.5 V 或 1.8 V 轨进行调节。.

ADP1755 在 1 kHz 时具有 65 dB 的高 PSRR，在 100 kHz 时具有 54 dB 的高 PSRR，因此能有效抑制输入轨上的开关电源纹波和噪声。这对于 FPGA 和数据转换器应用至关重要，因为电源噪声会直接影响信号完整性和时序抖动。当 ADP1755 用作开关转换器后的后置稳压器时，1 kHz 时的综合 PSRR 可超过 100 dB，从而有效消除电源的开关纹波。.

对于 1.2 A LDO 而言，0.75 V 输出电压下 23 uV RMS 输出噪声非常低，可确保稳压电源不会降低对噪声敏感的模拟电路（如 ADC 和 DAC）的性能。要获得更低的噪声，可在输出端增加一个 RC 滤波器或铁氧体磁珠，但在许多应用中，23 uV RMS 噪声无需额外滤波即可满足要求。.

可编程软启动功能可防止上电期间产生浪涌电流。SS 引脚上的外部电容可设置启动斜坡时间；每 10 nF 电容的软启动时间约为 1 ms。如果没有外部电容，内部默认软启动将处于激活状态。当 LDO 为大型 FPGA 内核去耦电容组（10-100 uF）供电时，软启动尤为重要，否则会产生过大的浪涌电流。.

电源良好 (PG) 输出是一个开漏输出，当输出电压在调节窗口内（通常高于设定电压的 90%）时，该输出变为高阻抗。PG 输出可用于启用下游负载、向系统控制器发出信号，或菊花链式连接多个 LDO 电源良好信号，以实现顺序上电。.

反向电流保护功能可防止电流在输入电压低于输出电压时从输出反向流向输入。这在电池供电应用中非常重要，因为在这种应用中，电池可能会在输出电容器仍在充电的情况下被移除，或者在具有多个电源的系统中，一个电源可能会通过 LDO 反向馈电。.

ADP1755ACPZ-R7 的批量单价为 $1.26（1000 个以上），对于具有电源良好和软启动功能的 1.2 A、高PSRR、低噪声 LDO 而言，价格极具竞争力。与价格相近或更低的简单 LDO（如 TPS73701）相比，它具有更完整的功能集。.

ADP1755ACPZ-R7 是一款 CMOS 低压差线性稳压器，使用一个由高增益误差放大器控制的 P 沟道 MOSFET 通晶体管。.

通过晶体管：ADP1755 使用 P 沟道 MOSFET 作为 VIN 和 VOUT 之间的通过元件。PMOS 晶体管由误差放大器输出驱动，误差放大器调整栅极电压以保持所需的输出电压。PMOS 通路晶体管的导通电阻非常低（约 88 mOhm），因此在 1.2 A 电流时的压降为 105 mV。当输入输出电压差小于压降时，PMOS 晶体管在线性（欧姆）区域工作，充当由误差放大器控制的可变电阻器。.

误差放大器和反馈：误差放大器将输出电压（来自 ADJ 引脚）的一部分与内部 0.5 V 基准电压进行比较。误差放大器的输出驱动 PMOS 通晶体管的栅极，以尽量减小反馈电压与基准电压之间的差值。反馈分压器由连接在 VOUT、ADJ 和接地之间的两个外部电阻器（R1 和 R2）组成。输出电压为 VOUT = 0.5 V x (1 + R1/R2)。误差放大器具有较高的直流增益（通常为 60-80 dB），可实现出色的负载和线路调节。.

基准电压：内部 0.5 V 带隙基准电压在出厂时经过微调，以达到正负 1% 的初始精度。该基准设计在温度条件下保持稳定，从而在线路、负载和温度条件下实现正负 2% 的总体精度。.

截止操作：当输入电压降至输出电压的压差范围内时（1.2 A 时，VIN 小于 VOUT + 105 mV），PMOS 通晶体管进入欧姆（三极管）区。在这一区域，稳压器无法再保持所需的输出电压，因为通晶体管已完全增强（最小 RDS（导通））。输出电压跟踪输入电压减去通过晶体管上的 IR 压降。压降电压与负载电流成正比：VDO = IOUT x RDS(on) = IOUT x 88 mOhm。.

软启动：软启动电路通过控制输出电压的斜率来限制开机期间的浪涌电流。SS 引脚上的外部电容器由内部电流源充电，SS 引脚电压控制基准电压斜坡。输出电压跟随 SS 引脚电压变化，直至达到调节设定点。软启动时间约为 tSS = CSS x VREF / ISS，其中 ISS 为内部充电电流。在没有外部电容器的情况下，内部默认斜坡可提供快速但可控的启动。.

电源正常：电源正常比较器监控反馈电压（ADJ 引脚），并将其与阈值（约为 0.5 V 基准电压的 90%）进行比较。当反馈电压高于阈值时，PG 输出为高阻抗（开漏关断）。当反馈电压低于阈值时（表明输出超出调节范围），PG 输出通过内部 N 沟道 MOSFET 拉低。PG 输出需要一个外部上拉电阻（通常为 10-100 kOhm）连接到逻辑电源。.

PSRR：高 PSRR 由高增益误差放大器、PMOS 通晶体管（提供固有的电源抑制功能）和内部补偿网络共同实现。随着误差放大器增益的降低，PSRR 随频率降低，从 1 kHz 时的 65 dB 降至 100 kHz 时的 54 dB。在较高频率下（100 kHz 以上），输出电容可提供额外的滤波。.

电流限制：电流限制电路使用比例感应晶体管监控通过 PMOS 通晶体管的电流。当输出电流超过限流阈值（最小 1.5 A，通常为 2.0 A）时，误差放大器会降低通晶体管的栅极驱动，从而限制输出电流。电流限制采用折返式，可在短路条件下降低电流限制，从而减少功率耗散。.

热保护：芯片上的热传感器监控结温。当结温超过约 150 摄氏度时，热关断电路会关闭通晶体管。当结温降到大约 130 摄氏度以下时，LDO 会通过软启动序列重新启动。热关断具有约 20 摄氏度的滞后，以防止振荡。.

反向电流保护：反向电流保护电路监控输入和输出电压。当 VOUT 高于 VIN 时（例如，当输入电源被移除而输出电容器仍在充电时），内部电路会关闭 PMOS 通晶体管的体二极管，防止电流从 VOUT 流向 VIN。这样就无需在 LDO 上安装外部肖特基二极管来提供反向电流保护。.