ADP1755ACPZ-R7

El ADP1755ACPZ-R7 de Analog Devices es un regulador lineal de 1,2 A, baja tensión de entrada, tensión de salida ajustable y baja caída (LDO) diseñado para alimentar cargas sensibles al ruido como FPGA, DSP, microprocesadores y convertidores de datos a partir de carriles de entrada de baja tensión.

El ADP1755 está optimizado específicamente para aplicaciones de baja tensión de entrada/salida. El rango de tensión de entrada de 1,6 V a 3,6 V significa que está diseñado para regular a partir de tensiones de bus intermedias comunes como 1,8 V, 2,5 V y 3,3 V, y producir tensiones de salida tan bajas como 0,75 V. Esto lo hace ideal para alimentar las tensiones del núcleo de las FPGA y los procesadores modernos (0,9 V, 1,0 V, 1,1 V, 1,2 V) a partir de un raíl de 1,8 V o 2,5 V.

El ADP1755 es la versión ajustable de la familia ADP1754/ADP1755. El ADP1754 ofrece siete opciones de tensión de salida fija (0,75 V, 0,8 V, 0,9 V, 1,0 V, 1,2 V, 1,5 V, 2,5 V) para mayor simplicidad, mientras que el ADP1755 permite cualquier tensión de salida de 0,75 V a 3,3 V mediante un divisor de resistencias externo conectado a la patilla ADJ. La versión ajustable es preferible cuando la tensión de salida no es estándar, cuando una única SKU debe admitir varios carriles de tensión o cuando la tensión de salida debe ajustarse con precisión.

La tensión de referencia de 0,5 V en la patilla ADJ significa que la tensión de salida se establece mediante la fórmula VOUT = 0,5 V x (1 + R1/R2), donde R1 es la resistencia superior y R2 la inferior. La baja tensión de referencia permite tensiones de salida cercanas a 0,5 V, pero la tensión de salida mínima garantizada es de 0,75 V debido al margen necesario para el amplificador de error y la red de realimentación.

La tensión de caída de 105 mV a 1,2 A es excepcionalmente baja para un LDO CMOS, lo que corresponde a un RDS(on) efectivo de aproximadamente 88 mOhmios. Esto permite al ADP1755 regular desde una entrada de 1,8 V hasta una salida de 1,5 V a una carga completa de 1,2 A con sólo 105 mV de margen. Para una salida de 1,2 V a 1,2 A, la tensión de entrada mínima es de aproximadamente 1,305 V, lo que permite la regulación desde un raíl de 1,5 V o 1,8 V.

La elevada PSRR de 65 dB a 1 kHz y 54 dB a 100 kHz hace que el ADP1755 rechace eficazmente el ruido y la ondulación de la fuente de alimentación de conmutación en el carril de entrada. Esto es fundamental para las aplicaciones FPGA y de convertidores de datos, en las que el ruido de la fuente de alimentación afecta directamente a la integridad de la señal y al jitter de temporización. Cuando el ADP1755 se utiliza como post-regulador después de un convertidor de conmutación, la PSRR combinada puede superar los 100 dB a 1 kHz, eliminando eficazmente el rizado de conmutación de la alimentación.

El ruido de salida de 23 uV RMS a 0,75 V de salida es muy bajo para un LDO de 1,2 A, lo que garantiza que la alimentación regulada no degrade el rendimiento de los circuitos analógicos sensibles al ruido, como los ADC y DAC. Para un ruido aún más bajo, se puede añadir un filtro RC adicional o un cordón de ferrita a la salida, pero en muchas aplicaciones el ruido RMS de 23 uV es suficiente sin filtrado adicional.

La función de arranque suave programable evita la corriente de irrupción durante el encendido. Un condensador externo en la patilla SS ajusta el tiempo de rampa de arranque; el tiempo de arranque suave es de aproximadamente 1 ms por cada 10 nF de capacitancia. Sin un condensador externo, el arranque suave interno por defecto está activo. El arranque suave es particularmente importante cuando el LDO alimenta grandes bancos de condensadores de desacoplamiento del núcleo de la FPGA (10-100 uF) que, de otro modo, consumirían una corriente de irrupción excesiva.

La salida de alimentación (PG) es una salida de drenaje abierto que pasa a impedancia alta cuando la tensión de salida está dentro de la ventana de regulación (normalmente por encima del 90 por ciento de la tensión establecida). La salida PG se puede utilizar para habilitar cargas aguas abajo, enviar señales al controlador del sistema o encadenar varias señales de buen funcionamiento del LDO para un encendido secuencial.

La función de protección contra corriente inversa evita que la corriente fluya hacia atrás desde la salida a la entrada cuando la tensión de entrada cae por debajo de la tensión de salida. Esto es importante en aplicaciones alimentadas por batería, donde la batería puede retirarse mientras el condensador de salida sigue cargado, o en sistemas con múltiples fuentes de alimentación donde una fuente puede retroalimentarse a través del LDO.

A $1,26 por unidad en volumen (1000+), el ADP1755ACPZ-R7 tiene un precio competitivo para un LDO de 1,2 A, alta PSRR y bajo ruido con funciones de power-good y arranque suave. Ofrece un conjunto de funciones más completo que otros LDO más sencillos (por ejemplo, el TPS73701) a un precio similar o inferior.

El ADP1755ACPZ-R7 funciona como un regulador lineal CMOS de baja caída que utiliza un transistor de paso MOSFET de canal P controlado por un amplificador de error de alta ganancia.

Transistor de paso: El ADP1755 utiliza un MOSFET de canal P como elemento de paso entre VIN y VOUT. El transistor PMOS es accionado por la salida del amplificador de error, que ajusta la tensión de puerta para mantener la tensión de salida deseada. El transistor de paso PMOS tiene una resistencia de activación muy baja (aproximadamente 88 mOhm), lo que da como resultado una tensión de caída de 105 mV a 1,2 A. Cuando el diferencial de tensión de entrada-salida es inferior a la tensión de caída, el transistor PMOS funciona en la región lineal (óhmica) y actúa como una resistencia variable controlada por el amplificador de error.

Amplificador de error y realimentación: El amplificador de error compara una fracción de la tensión de salida (de la patilla ADJ) con la referencia interna de 0,5 V. La salida del amplificador de error acciona la puerta del transistor de paso PMOS para minimizar la diferencia entre la tensión de realimentación y la referencia. El divisor de realimentación consiste en dos resistencias externas (R1 y R2) conectadas entre VOUT, ADJ y GND. La tensión de salida es VOUT = 0,5 V x (1 + R1/R2). El amplificador de error tiene una alta ganancia DC (típicamente 60-80 dB) para conseguir una excelente regulación de carga y línea.

Tensión de referencia: La referencia de banda prohibida interna de 0,5 V se ajusta en fábrica para lograr una precisión inicial de más o menos el 1%. La referencia está diseñada para ser estable a lo largo de la temperatura, contribuyendo a la precisión general de más o menos 2 por ciento sobre la línea, la carga y la temperatura.

Funcionamiento con caída: Cuando la tensión de entrada cae dentro de la tensión de caída de la tensión de salida (VIN menor que VOUT + 105 mV a 1,2 A), el transistor de paso PMOS entra en la región óhmica (triodo). En esta región, el regulador ya no puede mantener la tensión de salida deseada porque el transistor de paso está totalmente realzado (RDS(on) mínimo). La tensión de salida sigue la tensión de entrada menos la caída IR a través del transistor de paso. La tensión de salida es proporcional a la corriente de carga: VDO = IOUT x RDS(on) = IOUT x 88 mOhm.

Arranque suave: El circuito de arranque suave limita la corriente de irrupción durante el encendido controlando la velocidad de rampa de la tensión de salida. Un condensador externo en la patilla SS se carga mediante una fuente de corriente interna, y la tensión de la patilla SS controla la rampa de tensión de referencia. La tensión de salida sigue la tensión de la patilla SS hasta que alcanza el punto de consigna de regulación. El tiempo de arranque suave es aproximadamente tSS = CSS x VREF / ISS, donde ISS es la corriente de carga interna. Sin condensador externo, la rampa interna por defecto proporciona un arranque rápido pero controlado.

Alimentación: El comparador de alimentación supervisa la tensión de realimentación (clavija ADJ) y la compara con un umbral (aproximadamente el 90% de la referencia de 0,5 V). Cuando la tensión de realimentación está por encima del umbral, la salida PG es de alta impedancia (open-drain off). Cuando la tensión de realimentación cae por debajo del umbral (indicando que la salida está fuera de regulación), la salida PG se pone en BAJA a través de un MOSFET interno de canal N. La salida PG requiere un pull-up externo. La salida PG requiere una resistencia externa de pull-up (típicamente 10-100 kOhm) a una alimentación lógica.

PSRR: La alta PSRR se consigue mediante la combinación del amplificador de error de alta ganancia, el transistor de paso PMOS (que proporciona rechazo de alimentación inherente) y la red de compensación interna. La PSRR disminuye con la frecuencia a medida que se reduce la ganancia del amplificador de error, de 65 dB a 1 kHz a 54 dB a 100 kHz. A frecuencias más altas (por encima de 100 kHz), el condensador de salida proporciona un filtrado adicional.

Límite de corriente: El circuito de límite de corriente monitoriza la corriente a través del transistor de paso PMOS utilizando un transistor sensor escalado. Cuando la corriente de salida supera el umbral de límite de corriente (1,5 A mínimo, normalmente 2,0 A), el amplificador de error reduce el accionamiento de puerta al transistor de paso, limitando la corriente de salida. El límite de corriente es del tipo foldback que reduce el límite de corriente en condiciones de cortocircuito para reducir la disipación de potencia.

Protección térmica: Un sensor térmico situado en la matriz controla la temperatura de la unión. Cuando la temperatura de la unión supera aproximadamente los 150 grados C, el circuito de apagado térmico apaga el transistor de paso. Cuando la temperatura de la unión cae por debajo de aproximadamente 130 grados C, el LDO se reinicia con la secuencia de arranque suave. El apagado térmico tiene aproximadamente 20 grados C de histéresis para evitar la oscilación.

Protección contra corriente inversa: El circuito de protección de corriente inversa monitoriza las tensiones de entrada y salida. Cuando VOUT es superior a VIN (por ejemplo, cuando se retira la alimentación de entrada mientras el condensador de salida sigue cargado), un circuito interno apaga el diodo de cuerpo del transistor de paso PMOS, impidiendo que la corriente fluya de VOUT a VIN. Esto elimina la necesidad de un diodo Schottky externo a través del LDO para la protección de corriente inversa.