NC7SZ66P5X

Onsemi TinyLogic UHS 系列的 NC7SZ66 是采用超小 SC-70-5 封装的单位 SPST 总线开关。NC7SZ66P5X 是卷带式版本，每卷有 3000 个单元。该器件最初由 Fairchild Semiconductor（现为 onsemi 的一部分）设计，可在两个端口之间提供一条低阻抗直通路径，并将传播延迟降至最低。.

当输出使能（OE）引脚为高电平时，开关闭合，端口 A 通过约 5 Ω 连接到端口 B。当 OE 为低电平时，开关打开，两个端口之间处于高阻抗状态。开关可处理 0 V 至 VCC（轨至轨）的信号，5 Ω 的导通电阻为典型逻辑信号带来的压降可忽略不计。.

与缓冲器相比，总线开关的主要优势在于除通过导通电阻和负载电容的 RC 延迟外，传播延迟为零。在 5 V 电压下，通过开关的传播延迟通常为 0.3 ns，因此对时序预算基本没有影响。.

该器件支持高达 7 V 的过压容限输入，实现了不同逻辑域之间的电压转换。当 VCC 为 0 V 时，所有 I/O 引脚都会进入高阻抗状态，从而防止部分供电系统中的回流电流，这对于热插拔和电源顺序应用至关重要。.

NC7SZ66 有三种封装：SC-70-5 (P5X)、SOT-23-5 (M5X) 和 MicroPak-6 (L6X)。SC-70-5 版本仅占 2.5 平方毫米的电路板面积。.

注：一些分销商将 NC7SZ66P5X 列为过时产品，但仍有多个渠道提供。在设计新产品之前，请核实当前的供货情况。.

**CMOS 传输栅极：** NC7SZ66 采用 CMOS 传输栅极（并联 NMOS + PMOS）作为开关元件。NMOS 通过 VCC 端附近的信号，而 PMOS 则通过 GND 端附近的信号。它们共同提供轨至轨信号处理功能，在整个电压范围内具有相对平坦的导通电阻。典型的 5 Ω 导通电阻是两个晶体管的并联组合。.

**OE 控制逻辑：** 当 OE 为高电平时，NMOS 和 PMOS 栅极都会被驱动以接通各自的晶体管，从而在 A 和 B 之间创建一条低阻抗路径。当 OE 为低电平时，两个晶体管都会关闭，从而以高阻抗和低离态漏电流（< 1 nA 典型值）隔离两个端口。 **过压容限：** 输入和 I/O 引脚集成了电路，可独立于 VCC 承受高达 7 V 的电压。当开关端口上出现高于 VCC 的电压时，连接 VCC 的内部 ESD 二极管会反向偏置，防止电流流入 VCC 轨。 **断电高阻抗：** VCC 为 0 V 时，内部电路会禁用开关，并将所有 I/O 置于高阻抗状态，防止端口之间的任何电流路径或电流流入电源。这使得热插拔和实时插入应用成为可能。.