NC7SZ66P5X

El NC7SZ66 de la familia TinyLogic UHS de onsemi es un conmutador de bus SPST de un bit en un encapsulado SC-70-5 ultrapequeño. El NC7SZ66P5X es la versión de cinta y carrete con 3000 unidades por carrete. Diseñado originalmente por Fairchild Semiconductor (ahora parte de onsemi), el dispositivo proporciona una ruta de paso de baja impedancia entre dos puertos con un retardo de propagación mínimo.

Cuando el pin de habilitación de salida (OE) está ALTO, el conmutador se cierra y el puerto A se conecta al puerto B a través de aproximadamente 5 Ω. Cuando OE está BAJO, el conmutador se abre y existe un estado de alta impedancia entre los dos puertos. El conmutador maneja señales de 0 V a VCC (de carril a carril), y la resistencia de activación de 5 Ω introduce una caída de tensión insignificante para las señales lógicas típicas.

La principal ventaja de un conmutador de bus frente a un búfer es la nula contribución del retardo de propagación, aparte del retardo RC a través de la resistencia de conexión y la capacitancia de carga. A 5 V, el retardo de propagación a través del conmutador suele ser de 0,3 ns, lo que lo hace esencialmente transparente para los presupuestos de temporización.

El dispositivo admite entradas tolerantes a sobretensiones de hasta 7 V, lo que permite la traslación de tensiones entre distintos dominios lógicos. Cuando VCC es 0 V, todos los pines de E/S entran en un estado de alta impedancia, lo que evita el reflujo de corriente en sistemas parcialmente alimentados, algo crítico para aplicaciones de intercambio en caliente y secuenciación de alimentación.

El NC7SZ66 está disponible en tres encapsulados: SC-70-5 (P5X), SOT-23-5 (M5X) y MicroPak-6 (L6X). La versión SC-70-5 ocupa sólo 2,5 mm² de superficie de placa.

Nota: Algunos distribuidores clasifican el NC7SZ66P5X como obsoleto, pero sigue estando disponible en múltiples fuentes. Compruebe la disponibilidad actual antes de diseñar nuevos productos.

**Puerta de transmisión CMOS:** El NC7SZ66 utiliza una puerta de transmisión CMOS (NMOS + PMOS en paralelo) como elemento de conmutación. El NMOS pasa señales cerca del pozo VCC, mientras que el PMOS pasa señales cerca del pozo GND. Juntos, proporcionan un manejo de señal de carril a carril con una resistencia de activación relativamente plana en todo el rango de tensión. La resistencia de activación típica de 5 Ω es la combinación paralela de ambos transistores.

**Lógica de control OE:** Cuando OE está en ALTO, las puertas NMOS y PMOS se activan para encender sus respectivos transistores, creando una ruta de baja impedancia entre A y B. Cuando OE está en BAJO, ambos transistores se apagan, aislando los dos puertos con alta impedancia y baja fuga fuera de estado (< 1 nA típico). **Tolerancia de sobretensión:** Los pines de entrada y E/S incorporan circuitos que toleran tensiones de hasta 7 V independientemente de VCC. Cuando aparece una tensión superior a VCC en un puerto de conmutación, el diodo ESD interno a VCC se polariza inversamente, impidiendo el flujo de corriente al carril VCC. **Apagado de alta impedancia:** Cuando VCC es 0 V, un circuito interno desactiva el conmutador y coloca todas las E/S en alta impedancia, impidiendo cualquier paso de corriente entre puertos o hacia la alimentación. Esto permite aplicaciones hot-swap y live-insertion.