PCA9617ADP

PCA9617A 是恩智浦的一款 I2C 总线中继器，可在两个 I2C 总线段之间提供电压电平转换和总线电容隔离。PCA9617ADP 是 TSSOP-8 封装版本，是 PCA9517A 在快速模式速度下的基底面和功能替代品，并具有支持快速模式 Plus (1 MHz) 的额外优势。.

该器件有两个具有不同电压和信号特性的端口。端口 A 的工作电压为 0.8 V 至 5.5 V，具有正常的 CMOS 逻辑电平 - 其输出下拉至接近 0 V（硬低电平），输入阈值为 0.35 × VCC(A)。端口 B 的工作电压范围为 2.2 V 至 5.5 V，静态偏移约为 0.55 V - 其输出下拉至 0.55 V，输入阈值约为 0.45 V。偏移设计可防止闩锁：当端口 B 内部驱动 0.55 V 的低电平时，其自身的输入（阈值 0.45 V）不会将其识别为有效低电平，从而防止器件将自身保持在低电平状态。.

PCA9617A 的主要优势在于总线电容隔离。无论另一端的电容如何，中继器的每个端口对其各自的总线只产生约 7 pF 的电容。这使得系统设计人员能够创建远远超过 400 pF 规格限制的大型 I2C 网络。在 1 MHz (Fm+)时，每侧可支持高达 540 pF；在较低的速度下，每侧可支持高达 4000 pF。.

电平转换可双向进行，无需方向引脚 - 开路漏极 I2C 总线结构本身就支持这种转换。端口 A 上的低电平（低于 0.3 × VCC(A)）接通端口 B 下拉。端口 B 上的低电平（低于 0.4 V）接通端口 A 下拉。这种双向操作对 I2C 协议是透明的，包括仲裁、时钟拉伸和多主场景。.

EN（使能）引脚为高电平有效，以 VCC（B）为基准。当 EN 为低电平时，两个端口驱动器均被禁用，所有 I/O 引脚均为高阻抗。只有当 VCC(A) > 0.8 V 和 VCC(B) > 2.2 V 时，器件才会启用，内部基准沉淀的上电延迟约为 400 µs。.

PCA9617A 已列入恩智浦 15 年产品寿命计划，因此适用于长生命周期的工业和汽车应用。.

**双向开漏缓冲：** PCA9617A 实现了两个相同的通道（SDA 和 SCL），每个通道由一对背靠背连接在端口 A 和端口 B 之间的开漏缓冲器组成。.

**端口 A 到端口 B 的转换：** 当端口 A 上的器件将 SDA_A 拉低至 0.3 × VCC(A) 以下时，端口 B 驱动器启动并将 SDA_B 拉低至约 0.55 V（由于静态偏移，未拉低至 0 V）。当 SDA_A 升至阈值以上时，端口 B 驱动器释放，SDA_B 上的外部上拉电阻将其拉高。.

**端口 B 到端口 A 转换：** 当端口 B 上的设备将 SDA_B 拉低至 0.4 V 以下时，端口 A 驱动器激活并将 SDA_A 拉低至接近 0 V（硬低电平）。当 SDA_B 升至 0.4 V 以上时，端口 A 驱动器释放。端口 A 的硬低电平对于低压工作至关重要，因为它能最大限度地提高 0.8 V 时的噪声裕量。.

**端口 B 上的 0.55 V 偏移意味着，当 PCA9617A 内部将端口 B 驱动为低电平时，产生的 0.55 V 电平高于端口 B 输入阈值（0.45 V？- 不，内部缓冲器输入比输出低 90 mV，约为 0.45 V）。实际上，输入阈值设置比输出下拉电平低 90 mV：输出驱动为 0.55 V，输入阈值为 0.45 V。因此，内部产生的 0.55 V 不会被输入识别为低电平（因为它高于 0.45 V）。这就避免了器件无限期保持低电平的锁存情况。.

**电容隔离：** 每个端口对其总线的负载仅为 ~7 pF。缓冲作用意味着一个总线上的电容不会增加到另一个总线上。每个总线上的上升时间仅由该侧的上拉电阻和电容决定，而不是由系统总电容决定。.