PCA9617ADP

El PCA9617A es un repetidor de bus I2C de NXP que proporciona traducción de nivel de tensión y aislamiento de capacitancia de bus entre dos segmentos de bus I2C. El PCA9617ADP es la versión empaquetada TSSOP-8, que es un reemplazo funcional y de huella para el PCA9517A a velocidades de modo rápido, con el beneficio añadido de soporte Fast-mode Plus (1 MHz).

El dispositivo tiene dos puertos con diferentes características de voltaje y señalización. El puerto A funciona de 0,8 V a 5,5 V con niveles lógicos CMOS normales: su salida se detiene cerca de 0 V (hard low) y su umbral de entrada es 0,35 × VCC(A). El puerto B funciona de 2,2 V a 5,5 V con una desviación estática de aproximadamente 0,55 V: su salida tira hacia abajo hasta sólo 0,55 V y su umbral de entrada es de aproximadamente 0,45 V. El diseño de la desviación evita el latch-up: cuando el puerto B se pone internamente a 0,55 V, su propia entrada (umbral de 0,45 V) no lo reconoce como un nivel bajo válido, lo que impide que el dispositivo se mantenga en un estado bajo.

La principal ventaja del PCA9617A es el aislamiento de la capacitancia del bus. Cada puerto del repetidor presenta sólo unos 7 pF de capacitancia a su bus respectivo, independientemente de la capacitancia del otro lado. Esto permite a los diseñadores de sistemas crear grandes redes I2C mucho más allá del límite de especificación de 400 pF. A 1 MHz (Fm+), cada lado puede soportar hasta 540 pF; a velocidades inferiores, cada lado puede soportar hasta 4000 pF.

La traducción de nivel funciona en ambas direcciones sin pines de dirección - la arquitectura de bus I2C de drenaje abierto soporta esto inherentemente. Un nivel bajo en el puerto A (por debajo de 0,3 × VCC(A)) activa el pull-down del puerto B. Un valor bajo en el puerto B (por debajo de 0,4 V) activa el pull-down del puerto A. Esta operación bidireccional es transparente para el protocolo I2C, incluyendo el arbitraje, el estiramiento del reloj y los escenarios multimaestro.

El pin EN (enable) es activo-alto, referenciado a VCC(B). Cuando EN está bajo, ambos controladores de puerto están desactivados y todos los pines de E/S son de alta impedancia. El dispositivo sólo se activa cuando VCC(A) > 0,8 V y VCC(B) > 2,2 V, con un retardo de encendido de ~400 µs para la estabilización de la referencia interna.

El PCA9617A está incluido en el programa de longevidad de productos de 15 años de NXP, lo que lo hace adecuado para aplicaciones industriales y de automoción de ciclo de vida largo.

**El PCA9617A implementa dos canales idénticos (SDA y SCL), cada uno formado por un par de búferes de drenaje abierto conectados espalda con espalda entre el puerto A y el puerto B. Dado que I2C es un bus de drenaje abierto, no hay necesidad de señales de control de dirección: el propio bus determina la dirección del flujo de datos.

**Cuando un dispositivo del puerto A tira de SDA_A por debajo de 0,3 × VCC(A), el driver del puerto B se activa y tira de SDA_B hasta aproximadamente 0,55 V (no hasta 0 V, debido al offset estático). Cuando SDA_A supera el umbral, el driver del puerto B se libera y la resistencia de pull-up externa de SDA_B lo eleva.

**Cuando un dispositivo en el Puerto B tira de SDA_B por debajo de 0.4 V, el driver del Puerto A se activa y tira de SDA_A hasta cerca de 0 V (hard low). Cuando SDA_B sube por encima de 0.4 V, el driver del Puerto A se libera. La baja dura en el puerto A es crítica para el funcionamiento a bajo voltaje, ya que maximiza el margen de ruido a 0,8 V.

**Desviación estática y prevención de enganche:** La desviación de 0,55 V en el puerto B significa que cuando el PCA9617A conduce internamente el puerto B a nivel bajo, el nivel resultante de 0,55 V está por encima del umbral de entrada del puerto B (¿0,45 V? - no, la entrada del búfer interno está 90 mV por debajo de la salida, a ~0,45 V). En realidad, el umbral de entrada está fijado 90 mV por debajo del nivel pull-down de salida: la salida conduce a 0,55 V, el umbral de entrada es 0,45 V. Así que los 0,55 V generados internamente NO son reconocidos como bajos por la entrada (ya que están por encima de 0,45 V). Esto previene la condición latch donde el dispositivo se mantendría bajo indefinidamente.

**Aislamiento de capacitancia:** Cada puerto presenta sólo una carga de ~7 pF a su bus. La acción amortiguadora significa que la capacitancia de un bus no se suma a la del otro. Los tiempos de subida en cada bus están determinados sólo por la resistencia de pull-up y la capacitancia en ese lado, no por la capacitancia total del sistema.