LPC1768FBD100

恩智浦半导体的 LPC1768FBD100 是 ARM Cortex-M3 微控制器 LPC176x/5x 系列的旗舰产品，采用 100 引脚 LQFP 封装，提供最大内存密度（512 KB 闪存/64 KB SRAM）和全套外设。它是业界最流行、应用最广泛的 Cortex-M3 MCU 之一，拥有成熟的生态系统和广泛的软件支持。.

LPC1768 的重要意义在于，它是首批在单芯片中集成以太网 MAC、USB 2.0 和 CAN 的 Cortex-M3 器件之一，主要面向工业网络、电机控制和智能计量应用，而这些应用以前需要多个芯片或更高端的 ARM9 处理器。该器件与旧版 LPC2368 (ARM7TDMI) 兼容引脚，只需更改软件即可轻松从 ARM7 移植到 Cortex-M3。.

ARM Cortex-M3 内核的运行频率高达 100 MHz，达到 1.25 DMIPS/MHz（100 MHz 时为 125 DMIPS）。带有推测分支预取功能的 3 级流水线可提供高效的指令吞吐量。内置 NVIC 支持多达 33 个具有 8 个可编程优先级的中断向量，可进行确定性实时中断处理。MPU 允许特权软件定义具有单独访问权限的 8 个内存区域，以保护关键数据不被非特权代码破坏。.

512 KB 闪存为包括 TCP/IP 协议栈、USB 设备协议栈、CAN 协议栈和电机控制算法在内的复杂应用提供了充足的代码存储空间。闪存通过 UART 支持系统内编程 (ISP)，通过应用内编程 (IAP)，支持固件更新、数据记录和启动加载程序的执行。64 KB SRAM 足够用于大型应用数据结构、网络缓冲区和 USB 端点缓冲区。.

8 通道 GPDMA 是一项关键的性能特性，可在外设和存储器之间传输数据，无需 CPU 干预。每个 DMA 通道可由 UART、SSP、I2S、ADC、DAC、定时器匹配事件或外部 DMA 请求触发。多层 AHB 矩阵为 CPU、DMA、以太网和 USB 提供了独立的总线路径，消除了仲裁延迟，允许同时进行总线事务。这种架构使 CPU 能够执行闪存中的代码，而 DMA 则同时传输以太网数据包和 USB 数据。.

带有 RMII 接口和专用 DMA 控制器的以太网 MAC 可提供完整的 10/100 Mbps 以太网功能。MAC 实现了 IEEE 802.3 MAC 层，包括 CRC 生成/校验、帧过滤和流量控制。专用 DMA 引擎可自主处理帧接收和传输，从而减少网络通信的 CPU 开销。完成物理层需要外部 PHY 芯片（如 DP83848 或 LAN8720）。.

USB 2.0 全速控制器支持设备、主机和 OTG 模式。在设备模式下，它支持多达 16 个端点（除 EP0 外）和专用 DMA。在主机模式下，它可以枚举 USB 外围设备并与之通信。OTG 模式允许设备充当主机或外设。片上 PHY 无需外部 USB 收发器。.

双 CAN 2.0B 控制器对汽车和工业应用至关重要。每个通道都支持标准（11 位）和扩展（29 位）标识符，并具有独立的接受滤波器。CAN 控制器通过硬件处理位定时、填充、CRC 和错误管理，从而减少了 CPU 的开销。.

电机控制 PWM 支持三相电机驱动，具有互补 PWM 输出、死区时间生成和故障保护输入。LPC1768 与 ADC（可与 PWM 同步进行电流采样）和正交编码器接口相结合，提供了一个完整的电机控制子系统。.

4 种低功耗模式（睡眠、深度睡眠、掉电、深度掉电）和唤醒中断控制器（WIC）使电池供电应用成为可能。在深度掉电模式下，当芯片的其他部分掉电时，RTC 仍可通过 VBAT 电源保持工作，耗电量仅为几微安培。.

mbed平台（现隶属于Arm公司）最初是以LPC1768作为参考MCU推出的，mbed在线编译器和HDK也是围绕LPC1768设计的。因此，在 Cortex-M3 器件中，LPC1768 是开源库和示例代码最多的器件之一。恩智浦的 MCUXpresso IDE、Keil MDK、IAR Embedded Workbench 和基于 GCC 的工具链也支持该器件。.

LPC1768FBD100 是一个完整的 32 位嵌入式微控制器系统，以 ARM Cortex-M3 处理器内核为中心，采用多层 AHB 总线矩阵，提供主从之间的高带宽数据通道。.

ARM Cortex-M3 内核：Cortex-M3 是一种 32 位 RISC 处理器，采用 ARMv7-M 架构和 Thumb-2 指令集。与较早的 ARM7TDMI（使用 ARM/Thumb 指令集）不同，Cortex-M3 完全使用 16/32 位 Thumb-2 混合指令集，从而实现了更高的代码密度。带有分支推测功能的 3 级流水线（读取、解码、执行）可在单周期内执行大多数 16 位指令。该处理器包括硬件除法指令（2-12 个周期）、用于原子位操作的位带支持和非对齐内存访问支持。.

NVIC 和中断处理：嵌套向量中断控制器支持多达 33 个中断向量和 8 个优先级。中断时，处理器会在 12 个周期内自动将 8 个寄存器（R0-R3、R12、LR、PC、xPSR）推入堆栈，并在 12 个周期内返回时自动弹出。这种尾随和晚到优化确保了确定的中断延迟。WIC（唤醒中断控制器）允许处理器在任何启用的中断上从深度睡眠和掉电模式唤醒，无需 CPU 干预。.

多层 AHB 矩阵：总线矩阵为 4 个总线主控提供 4 个独立的 AHB 总线：CPU、DMA、以太网和 USB。每个主控都能独立访问任何从属设备（闪存、SRAM、外设寄存器），而不会中断其他主控。分离式 APB 总线允许 CPU 和 DMA 同时访问不同的 APB 外围设备。这种架构对于以太网和 USB DMA 控制器在不影响 CPU 执行的情况下维持高吞吐量数据传输至关重要。.

内存映射：Cortex-M3 定义了固定的内存映射。闪存映射到 0x00000000（代码空间），SRAM 映射到 0x10000000（数据空间），外设映射到 0x40000000（APB）和 0x50000000（AHB）。位带区域将 0x20000000（SRAM）和 0x40000000（外设）区域中的每个位映射到位带别名区域中的一个字地址，从而实现原子位设置/清除操作，而无需读取-修改-写入序列。.

时钟系统：主振荡器（1-25 MHz 外部晶体）或 4 MHz 内部 RC 振荡器向 PLL0 供电，PLL0 倍增频率以产生 CPU 时钟（高达 100 MHz）、USB 时钟（来自 PLL1 的 48 MHz）和外设时钟。每个外设都有自己的时钟分频器，允许对未使用的外设进行慢速时钟或不进行时钟分频，以节省功耗。时钟输出功能（CLKOUT）可在外部引脚上反映任何内部时钟，以便调试。.

电源管理：4 种电源模式可逐步降低功耗。睡眠模式停止 CPU 时钟，但保持所有外设运行；任何中断都会唤醒 CPU。深度睡眠模式停止闪存和大部分时钟；只有 RTC、WDT 和 BOD 可以产生唤醒中断。掉电模式会停止所有内部时钟和闪存；WIC 保持激活状态，可通过外部中断、RTC、USB 活动、以太网唤醒或 CAN 活动唤醒处理器。深度掉电模式关闭整个芯片，RTC（由 VBAT 供电）和 WIC 除外；电流消耗约为 0.3 uA。集成 PMU 可自动管理电源模式转换。.

DMA 操作：GPDMA 支持 8 个通道，每个通道都可独立配置源地址/目标地址、传输大小、突发大小和流量控制。DMA 可执行内存到内存、内存到外设以及外设到内存的传输。每个支持 DMA 的外设（UART、SSP、I2S、ADC、DAC、定时器匹配）都有连接到 DMA 控制器的专用 DMA 请求线。DMA 控制器根据优先级在通道之间进行仲裁，并在传输完成或遇到错误时产生中断。.

以太网 MAC：MAC 通过 DMA 实现 IEEE 802.3 MAC 层。接收到的帧存储在描述符环指向的 SRAM 缓冲器中。DMA 引擎自主管理描述符环，获取新的描述符并存储接收到的数据。传输帧同样由描述符环描述。MAC 可执行地址过滤（混杂、散列或精确匹配）、VLAN 标签检测和帧校验和验证。RMII 接口仅通过 7 个信号（REF_CLK、TXD[0:1]、TX_EN、RXD[0:1]、RX_ER、CRS_DV）连接到外部 PHY 芯片。.

模数转换器和数模转换器：12 位模数转换器采用逐次逼近寄存器 (SAR) 架构，在 200 kHz 速率下，每个通道的转换时间约为 2.4 us。ADC 可由定时器匹配事件触发，进行精确的定期采样，或由电机控制 PWM 触发，进行同步电机电流测量。10 位 DAC 采用 R-2R 梯形网络，沉淀时间约为 1 us。DAC 输出可与定时器同步以生成波形，或由 DMA 驱动以输出任意波形。.