ADG1434YRUZ-REL7

Analog Devices 的 ADG1434YRUZ-REEL7 是一款采用 iCMOS（工业 CMOS）工艺制造的四 SPDT（4 通道、2:1 多路复用器）模拟开关，具有极低的导通电阻（典型值为 4 欧姆）、出色的导通电阻平坦度（0.5 欧姆）和通道匹配（0.55 欧姆），非常适合失真和信号完整性要求极高的精密信号路由应用。.

iCMOS 工艺是 Analog Devices 的专有技术，它将高压 CMOS 与双极晶体管相结合，使模拟开关能够在高电源电压（高达正负 16.5 V 或 33 V 单电源）下工作，同时实现低导通电阻和低功耗。传统高压 CMOS 开关的导通电阻值为 50-200 欧姆，而 iCMOS 工艺的导通电阻值仅为 4 欧姆，提高了 10-50 倍。.

ADG1434 包含四个独立控制的 SPDT 开关。每个 SPDT 开关都有一个公共端子 (D) 和两个可选端子 (S1、S2)。控制输入 (INx) 可选择哪个端子连接到公共端：当 INx 为低电平时，S1A 连接到 DA；当 INx 为高电平时，S1B 连接到 DA。每个开关独立工作，四个开关可同时用于路由四个不同的信号。.

4 欧姆的典型导通电阻是目前正负 15 V 模拟开关中最低的导通电阻之一。当开关位于信号路径中时，这种低导通电阻可最大限度地减少信号衰减和电压误差。例如，在 10 kOhm 负载的情况下，4 Ohm 开关引入的电压误差仅为 0.04% (4/10004)，这在大多数应用中可以忽略不计。.

0.5 欧姆的导通电阻平坦度同样重要。导通电阻会随着模拟信号电压的变化而变化（因为 MOSFET 栅极源极电压会随着模拟信号的波动而变化），这种变化会导致失真。0.5 欧姆的平坦度意味着导通电阻在整个模拟信号范围内仅有正负 0.25 欧姆的变化，从而导致极低的失真（0.06% THD+N）。这对于音频和精密测量应用至关重要。.

先断后连（BBM）开关动作可确保在连接新通道之前断开当前连接的通道，从而防止两个信号源之间出现瞬间短路。BBM 时延保证至少为 90 ns，足以防止短路电流尖峰，但也足够短，可最大限度地缩短信号闪烁持续时间。.

极低的漏电流（25 摄氏度时的典型关断漏电流为 0.02 nA）可确保断开通道上的信号不会泄漏到输出端。在 85 摄氏度时，最大漏电流仅为 3 nA，对于 100 kOhm 的源阻抗，仅产生 300 uV 的串扰电压，远低于大多数测量系统的本底噪声。.

正负 15 V 的供电能力使 ADG1434 适合专业音频设备（通常使用正负 15 V 模拟电源）、工业仪器仪表以及需要切换幅度高达正负 10 V 信号的数据采集系统。该器件还可通过正 12 V 单电源（GND = 0 V 和 VSS = 0 V）或正负 5 V 电源工作，适用于较低电压系统。.

正负 15 V 时的 200 MHz -3 dB 带宽使开关能够通过高频信号，而不会出现明显衰减。ADG1434 的低导通电阻使其适用于视频路由和高速数据采集。.

ADG1434 是四 SPDT 版本；ADG1433 是带 EN 输入的三 SPDT 版本，有 TSSOP-16 和 LFCSP-16 两种封装。TSSOP-20 封装的 ADG1434 没有 EN 引脚（所有通道始终处于激活状态）；LFCSP-20 版本包含一个 EN 引脚。对于需要 EN 功能的应用，请使用 ADG1434YCPZ-REEL7 代替。.

1 MHz 时 -70 dB 的失真和 -70 dB 的通道间串扰可确保多通道同时使用时的出色信号完整性。这些规格在更高频率时会有所降低，但对于高达几 MHz 的大多数音频和仪器应用来说，仍然是可以接受的。.

ADG1434YRUZ-REEL7 采用 T 开关配置，使用增强型 N 沟道和 P 沟道 MOSFET，以一组四个独立控制的 SPDT 模拟开关的形式工作，采用 iCMOS 工艺制造。.

开关元件：每个 SPDT 开关位置使用一对并联的互补 NMOS/PMOS 对。NMOS 晶体管传导模拟信号的负半部分，而 PMOS 晶体管传导正半部分。它们共同提供从 VSS 到 VDD 的轨至轨信号处理。NMOS 和 PMOS 晶体管的导通电阻与模拟信号电压的变化方向相反：当信号向 VDD 上升时，NMOS RDS(on) 增加，而 PMOS RDS(on) 减小。这种并联组合可在信号范围内产生相对平坦的导通电阻特性，从而达到 0.5 欧姆的平坦度规格。.

iCMOS 工艺：iCMOS（工业 CMOS）工艺不同于标准 CMOS，它采用了高压 DMOS（双扩散 MOS）晶体管，漏极和源极之间可承受高达 33 V 的电压。这使得 ADG1434 能够在正负 15 V 电源下工作，同时保持较低的导通电阻。在标准 CMOS 工艺中，由于需要较长的沟道和较重的漂移区，MOSFET 的导通电阻会随着额定电压的增加而急剧增大。iCMOS 工艺采用横向 DMOS 结构，将高压阻断区与沟道区分开，从而同时实现了高电压能力和低导通电阻。.

开关控制：每个 SPDT 开关都有一个控制输入 (INx)。控制逻辑为非反相：当 INx 为低电平（低于 0.8 V）时，A 侧开关关闭（S1A 连接到 D1），B 侧开关打开；当 INx 为高电平（高于 2.0 V）时，B 侧开关关闭（S1B 连接到 D1），A 侧开关打开。数字输入为 3 V 逻辑兼容，这意味着即使模拟电源为正负 15 V，它们也能由 3.3 V 逻辑驱动。.

先断后接：先断后接电路可确保在一个开关打开和另一个开关闭合之间有最短的死区时间（90 毫微秒）。在这段死区时间内，公共端 (D) 处于浮动状态（高阻抗）。BBM 作用可防止两个信号源（S1A 和 S1B）瞬间连接在一起，从而使电流从电压较高的信号源流向电压较低的信号源，从而可能损坏信号源或导致信号闪烁。BBM 时间由内部延迟电路控制。.

电荷注入：当 MOSFET 开关从导通转换到关断时，诱导沟道的栅极电荷必须流向某个地方，少量电荷（电荷注入）通过栅极到沟道电容耦合到模拟信号路径。ADG1434 在正负 5 V 时的电荷注入为 -10 pC。负号表示开关关断时输出电压为负。在正负 15 V 时，电荷注入通常为 -50 pC。在模拟信号范围内，电荷注入相对恒定，这意味着可以通过增加一个由互补控制信号驱动的假开关产生的等效和相反的电荷注入来部分补偿电荷注入。.

漏电流：开关关断时，NMOS 和 PMOS 晶体管都处于截止状态，只有阈下漏电流和结漏电流流动。25 摄氏度时的典型关断漏电流为 0.02 nA，这是通过精心的布局和工艺设计，最大限度地减小结区面积和表面漏电流路径而实现的。在 125 摄氏度时，由于次阈值电流和结反向饱和电流与温度有关，漏电流会增加，但仍低于 8 nA。.

带宽和隔离：正负 5 V 时的 -3 dB 带宽为 145 MHz，由导通电阻（4 欧姆）的 RC 时间常数以及开关和 PCB 线迹的关态电容决定。关断隔离度（1 MHz 时为 -70 dB）由开路开关端子和公共端子之间的寄生电容决定，该电容与负载阻抗形成一个电容分压器。频率越高，隔离度越低，因为电容电抗会降低。通道间串扰（1 MHz 时为 -70 dB）由芯片和封装中相邻开关通道之间的寄生电容决定。.

功耗：ADG1434 内部逻辑和控制电路的电源电流非常低（IDD = 18 uA，ISS = 0.5 uA 典型值）。功率耗散主要由通过导通电阻的负载电流决定：P = I^2 x RON。每个通道 115 mA 时，每个通道的功耗为 115^2 x 4 = 53 mW。所有四个通道的电流均为 115 mA，加上静态耗散，开关总耗散为 212 mW。.