74HCT245PW

Nexperia 的 74HCT245PW 是一款八进制（8 位）双向总线收发器，具有非反相 3 态输出，设计用于数据总线之间的异步双向通信。它是数字系统设计中应用最广泛的标准逻辑器件之一，是共享总线架构中处理器、存储器和外围设备之间的主要接口。.

74HCT245 属于 74HC/HCT 系列高速硅门 CMOS 器件。HCT 变体具有 TTL 兼容输入电压电平（VCC=4.5V 时，VIH 最小值为 2.0V），使其成为 TTL 和 CMOS 逻辑系列之间的理想接口。这种兼容性使 74HCT245 能够接受来自 TTL 级微处理器、ASIC 和 FPGA 的信号，同时驱动 CMOS 级负载，而无需外部电平转换电路。.

该器件提供两个控制输入，用于管理总线操作。输出使能（OE）输入为低电平有效，可控制输出是处于激活状态还是高阻抗状态。当 OE 为高电平时，所有输出都处于高阻抗（3 态）状态，从而有效地断开了器件与两条总线的连接。这样，多个 74HCT245 器件就可以在有线-OR 配置中共享同一总线，而不会出现总线竞争。方向 (DIR) 输入决定数据流方向：当 DIR 为低电平时，数据从 A 总线流向 B 总线；当 DIR 为高电平时，数据从 B 总线流向 A 总线。.

三态输出功能对于面向总线的系统至关重要。在典型的微处理器系统中，多个设备（存储器、I/O 控制器、DMA 控制器）共用一条数据总线。在任何给定时间内，只有一个设备可以驱动总线。74HCT245 的三态输出允许器件在不主动驱动数据时与总线断开电气连接，从而防止总线争用和信号损坏。.

非反相特性意味着数据通过收发器时不会反相：输入端为高电平，输出端为高电平。这样就无需在总线接口逻辑中考虑信号反转，从而简化了系统设计。对于需要反相的应用，74HCT640（反相版）具有相同的引脚布局。.

74HCT245 在 VCC=5V 时的传播延迟典型值为 10ns，因此适用于中速总线系统。5V 电压下正负 6mA 的输出驱动能力可直接驱动总线线路或多达 15 个 LSTTL 负载，为大多数应用提供足够的扇出。平衡输出设计可确保对称的上升和下降时间，最大限度地减少总线上的信号偏移。.

与传统的 SOIC-20 (D) 封装相比，TSSOP-20 (PW) 封装占用空间小，适合便携式设备和密集电路板等空间受限的设计。0.65mm 引脚间距与标准 PCB 制造工艺兼容。.

该器件的所有输入端均包含正输入钳位二极管，可限制低于 GND 的负电压偏移。这样就可以使用限流电阻器将输入连接到超过 VCC 的电压上，从而直接连接到更高电压的总线信号而不会造成损坏。根据 JESD78 Class II 标准，闩锁性能超过 100mA，可确保在电气噪声环境中稳健运行。.

74HCT245 是具有各种配置的大型总线收发器系列中的一员。相关器件包括 74HC245（CMOS 输入电平，2-6V 的较宽 VCC 范围）、74LVC245（较低电压，1.65-3.6V）、74LVT245（2.7-3.6V，较高驱动）和 74ABT245（5V，极高驱动）。对于需要 TTL 兼容输入和 CMOS 级输出的 5V 系统，74HCT245 占据了最佳位置。.

74HCT245PW 是一款 8 位双向总线收发器，使用两组由 OE 和 DIR 输入控制的 3 态缓冲器。.

内部结构：设备包含 16 个三态缓冲器，共 8 对。每对缓冲器连接一条 A 总线线路和一条 B 总线线路。OE 和 DIR 控制输入可选择启用哪一组缓冲器，或禁用所有缓冲器。.

控制逻辑：控制逻辑对 OE 和 DIR 输入进行如下解码：
1.OE=高电平，DIR=X：所有输出均处于高阻抗（3 态）状态。A 和 B 总线引脚均与内部电路有效断开。这样，其他设备就可以驱动总线，而不会产生竞争。.
2.OE=低电平，DIR=低电平：启用 A 到 B 缓冲区。A0-A7 引脚上的数据通过非反相缓冲器传输到 B0-B7 引脚。A 总线引脚配置为输入，B 总线引脚配置为输出。.
3.OE=低，DIR=高：启用 B 至 A 缓冲区。B0-B7 引脚上的数据通过非反相缓冲器传输到 A0-A7 引脚。B 总线引脚配置为输入，A 总线引脚为输出。.

三态输出级：每个输出缓冲器都有一个三态输出级，包括一个推挽式配置的 PMOS 上拉晶体管和一个 NMOS 下拉晶体管，以及一个关闭两个晶体管的禁用电路。当输出处于激活状态时，一个晶体管导通，另一个晶体管关断，从而驱动输出为高电平或低电平。当输出处于高阻抗状态时，两个晶体管都关闭，输出引脚对总线的阻抗非常高（只有漏电流流过）。输出使能电路可确保禁用转换干净利落地进行，在任何其他器件开始驱动总线之前，输出就会进入高阻抗状态。.

TTL 兼容输入级（HCT）：HCT 变体使用改进的输入级，可响应 TTL 电压电平。在标准 CMOS（HC）中，输入开关阈值约为 VCC/2（5V 时为 2.5V）。在 HCT 变体中，开关阈值降低到约 1.4V，符合 TTL 规范。这是通过调整输入反相器的 P/N 比和增加一个电平转换电路实现的。HCT 输入可接受低至 2.0V 的 VIH（相对于 5V 时 3.5V 的 HC）和高至 0.8V 的 VIL，直接与 TTL 输出规格（VOH 最低 2.4V，VOL 最高 0.4V）兼容。.

防止总线争用：在具有多个总线收发器的系统中，OE 信号用于确保任何时候都只有一个设备驱动总线。总线控制器通常使用地址解码逻辑为每个收发器生成单独的 OE 信号。74HCT245 的关断时间（通常为 10ns）可确保当前驱动器足够快地释放总线，以便下一个驱动器接管总线，而不会出现明显的死区时间。.

功耗：HCT 变体的静态功耗高于 HC 变体，这是因为在使用 TTL 级信号驱动时，TTL 兼容输入级会产生额外的直流电流。在 VCC=4.5V 至 5.5V 条件下，以 VIH=VCC-2.1V 驱动时，每个输入的额外电源电流约为 400uA。动态功耗由负载电容和开关频率决定：PD = CPD x VCC 平方 x fi x N，其中 CPD 是每个缓冲器的功率耗散电容。.