TLA2024IRUGT

El TLA2024IRUGT de Texas Instruments es un ADC delta-sigma de 12 bits ultrapequeño y de coste optimizado con multiplexor de entrada de 4 canales y amplificador de ganancia programable en un encapsulado X2QFN de 10 patillas que mide sólo 2,0 x 1,5 mm. Se trata de la variante de mayor densidad de canales de la familia TLA202x, que ofrece 4 canales de entrada de terminación única o 2 diferenciales en sólo 0,75 mm2 por canal.

El TLA2024 incorpora un multiplexor de entrada flexible que puede configurarse como cuatro entradas de un solo extremo (AIN0-GND, AIN1-GND, AIN2-GND, AIN3-GND) o dos pares de entradas diferenciales (AIN0-AIN1, AIN2-AIN3). El multiplexor es configurable por software a través de la interfaz I2C, lo que permite la exploración secuencial de varios canales de entrada.

El amplificador de ganancia programable integrado (PGA) proporciona ajustes de ganancia de x1, x2, x4, x8 y x16 (nota: algunas fuentes indican hasta x16 mientras que otras indican x8 como máximo). Con la ganancia máxima del PGA, el rango de entrada se reduce a +/-256 mV (a x8) o +/-128 mV (a x16), lo que permite la medición directa de pequeñas señales de resistencias de detección de corriente, termopares y sensores de puente sin amplificación externa. El PGA tiene rangos de entrada desde +/-6,144 V (x1) hasta +/-256 mV (x8).

El dispositivo integra una referencia de tensión, un oscilador y una interfaz I2C. La referencia interna de 2,048 V proporciona la referencia de escala completa del ADC. La interfaz I2C admite modo estándar y modo rápido, con tres direcciones seleccionables mediante patillas.

El TLA2024 proporciona una resolución de 12 bits con velocidades de datos programables de 128 SPS a 3,3 kSPS. La arquitectura delta-sigma proporciona anti-aliasing inherente y un buen rendimiento de ruido. El INL es de 1 LSB típico y el error de escala completa es de 0,05% FSR típico. No se garantizan códigos perdidos a 12 bits.

El consumo típico de 0,9 mW y el modo de conversión de disparo único hacen que el TLA2024 sea adecuado para aplicaciones con restricciones de potencia. En el modo de disparo único, el dispositivo se apaga automáticamente después de cada conversión, reduciendo la corriente media a microamperios a bajas velocidades de muestreo.

El encapsulado X2QFN tiene un patrón de terreno de sólo 3 mm2, lo que lo convierte en el ADC de 12 bits y 4 canales más pequeño del sector. Esto permite colocarlo directamente en nodos de sensores en sistemas con limitaciones de espacio.

El TLA2024 comparte la misma hoja de datos (SBAS975) con el TLA2021 y el TLA2022. Las principales diferencias son: TLA2021 = 1 canal, sin PGA; TLA2022 = 1 canal con PGA; TLA2024 = 4 canales con PGA y MUX.

**ADC delta-sigma con PGA y MUX:** La señal de entrada pasa primero por el multiplexor analógico, que selecciona una de las cuatro configuraciones de entrada de un solo extremo o dos diferenciales. A continuación, la señal seleccionada es amplificada por el PGA, digitalizada por el modulador delta-sigma y filtrada por el filtro de decimación digital SINC para producir una palabra de salida de 12 bits.

**Multiplexor de entrada:** El multiplexor 4:1 (single-ended) o 2:1 (diferencial) se controla mediante los bits MUX[2:0] del registro de configuración. La conmutación de canales requiere un tiempo de establecimiento antes de que el resultado de la conversión sea válido, normalmente un ciclo de conversión.

**Funcionamiento del PGA:** El PGA amplifica la señal de entrada antes del modulador. Con una ganancia de x1, el rango de entrada a escala completa es de +/-6,144V (mucho más allá de VDD, pero limitado por los valores máximos absolutos a VDD+0,3V). A x2: +/-4.096V. En x4: +/-2.048V. En x8: +/-1.024V (algunas fuentes: +/-256mV). Una mayor ganancia reduce el rango de entrada pero mejora la resolución efectiva para señales pequeñas. El rango de modo común de la entrada PGA debe estar comprendido entre GND-0,1V y VDD+0,1V.

**Conversión y formato de datos:** El resultado de la conversión de 12 bits se emite en formato de complemento a dos de 16 bits, justificado a la izquierda. En PGA = x1, 1 LSB = 187,5 uV (6,144V / 32768). En PGA = x8, 1 LSB = 23,4 uV (1,024V / 32768, si es de 12 bits).

**Protocolo I2C:** Escribir en el registro de configuración de 16 bits para ajustar MUX, PGA, modo y velocidad de datos. Leer 2 bytes (16 bits) para el resultado de la conversión. El bit OS inicia una conversión de disparo único cuando se escribe como 1. El pin ALERT/RDY puede señalar la finalización de la conversión o condiciones fuera de rango.