TLA2024IRUGT

إن TLA2024IRUGT من Texas Instruments عبارة عن ADC دلتا سيجما دلتا-سيغما 12 بت صغير جداً ومحسّن التكلفة مع مضاعف متعدد المدخلات بأربع قنوات ومضخم كسب قابل للبرمجة في حزمة X2QFN ذات 10 سنون بقياس 2.0 × 1.5 مم فقط. إنه المتغير الأعلى كثافة للقنوات من عائلة TLA202x، حيث يوفر 4 قنوات إدخال أحادية الطرف أو قناتين تفاضليتين بمساحة 0.75 مم2 فقط لكل قناة.

يتميز TLA2024 بمضاعف إرسال مرن للمدخلات يمكن تهيئته كأربعة مدخلات أحادية الطرف (AIN0-GND، AIN1-GND، AIN2-GND، AIN3-GND) أو زوجين من المدخلات التفاضلية (AIN0-AIN1، AIN2-AIN3). معدد الإرسال قابل للتكوين البرمجي عبر واجهة I2C، مما يسمح بالمسح المتسلسل لقنوات الإدخال المتعددة.

يوفر مضخم الكسب المدمج القابل للبرمجة (PGA) إعدادات كسب x1 وx2 وx4 وx8 وx16 (ملاحظة: بعض المصادر تدرج ما يصل إلى x16 بينما تدرج مصادر أخرى x8 كحد أقصى). عند الحد الأقصى لكسب PGA، يتم تقليل نطاق الإدخال إلى +/- 256 مللي فولت (عند x8) أو +/-128 مللي فولت (عند x16)، مما يتيح القياس المباشر للإشارات الصغيرة من مقاومات الاستشعار الحالية والمزدوجات الحرارية ومستشعرات الجسر بدون تضخيم خارجي. يحتوي PGA على نطاقات إدخال تتراوح من +/- 6.144 فولت (عند x1) إلى +/- 256 مللي فولت (عند x8).

يدمج الجهاز مرجع جهد ومذبذب وواجهة I2C. يوفر المرجع الداخلي بجهد 2.048 فولت مرجع ADC كامل النطاق. وتدعم واجهة I2C الوضع القياسي والوضع السريع، مع ثلاثة عناوين قابلة للتحديد بدبوس.

يوفر TLA2024 دقة 12 بت بمعدلات بيانات قابلة للبرمجة من 128 SPS إلى 3.3 كيلو ثانية في الثانية. وتوفر بنية دلتا-سيجما دلتا أداءً متأصلاً مضادًا للصقل وأداءً جيدًا للضوضاء. INL هو 1 LSB نموذجي، والخطأ بالمقياس الكامل هو 0.05% FSR نموذجي. لا توجد رموز مفقودة مضمونة حتى 12 بت.

إن استهلاك الطاقة النموذجي البالغ 0.9 ميجاوات ووضع التحويل أحادي اللقطة يجعل TLA2024 مناسبًا للتطبيقات محدودة الطاقة. في وضع اللقطة الواحدة، يتم إيقاف تشغيل الجهاز تلقائيًا بعد كل تحويل، مما يقلل من متوسط التيار إلى ميكرو أمبير بمعدلات أخذ العينات المنخفضة.

تتميز الحزمة X2QFN بنمط أرضي يبلغ 3 مم2 فقط، مما يجعلها أصغر ADC رباعي القنوات 12 بت في الصناعة. وهذا يتيح وضعها مباشرة في عقد الاستشعار في الأنظمة ذات المساحة المحدودة.

يشترك TLA2024 في ورقة البيانات نفسها (SBAS975) مع TLA2021 و TLA2022. الاختلافات الرئيسية هي: TLA2021 = قناة واحدة، بدون PGA؛ TLA2022 = قناة واحدة مع PGA؛ TLA2024 = 4 قنوات مع PGA وMUX.

**دلتا-سيجما ADC مع PGA وMUX:** تمر إشارة الدخل أولاً من خلال مُعدِّد الإرسال التناظري، الذي يختار أحد التكوينات الأربعة أحادية الطرف أو تكوينين تفاضليين للمدخلات. يتم بعد ذلك تضخيم الإشارة المختارة بواسطة PGA، ورقمنتها بواسطة مغير دلتا-سيغما وترشيحها بواسطة مرشح فك التضمين الرقمي SINC لإنتاج كلمة خرج 12 بت.

**مضاعف الإرسال متعدد المدخلات:** يتم التحكم في مضاعف الإرسال 4:1 (أحادي الطرف) أو 2:1 (تفاضلي) بواسطة بتات MUX[2:0] في سجل التكوين. يتطلب تبديل القناة وقت استقرار قبل أن تصبح نتيجة التحويل صالحة، عادةً دورة تحويل واحدة.

** تشغيل PGA:** يقوم PGA بتضخيم إشارة الدخل قبل المغير. عند الكسب x1، يكون نطاق الإدخال بالمقياس الكامل +/- 6.144 فولت (أبعد من VDD، ولكن مقيدًا بالتقييمات القصوى المطلقة إلى VDD+ 0.3 فولت). عند x2: +/-4.096V. عند x4: +/-2.048V. عند x8: +/- 1.024 فولت (بعض المصادر: +/- 256.024 فولت). يقلل الكسب الأعلى من نطاق الإدخال ولكنه يحسن الدقة الفعالة للإشارات الصغيرة. يجب أن يكون نطاق الوضع المشترك لإدخال PGA ضمن GND-0.1V إلى VDD+0.1V.

**تنسيق التحويل وتنسيق البيانات:** يتم إخراج نتيجة التحويل 12 بت بت بتنسيق 16 بت بت بتنسيق مكمل ثنائي ، مبرر يسارًا. عند PGA = x1، 1 LSB = 187.5 فولت (6.144 فولت / 32768). عند PGA = x8، 1 LSB = 23.4 فولت (1.024 فولت / 32768، إذا كانت فعّالة 12 بت).

** بروتوكول I2C:** اكتب إلى سجل التكوين المكون من 16 بت لتعيين MUX وPGA والوضع ومعدل البيانات. اقرأ 2 بايت (16 بت) للحصول على نتيجة التحويل. يبدأ بت نظام التشغيل تحويل طلقة واحدة عند كتابته 1. يمكن أن يشير دبوس ALERT/RDY إلى اكتمال التحويل أو إلى حالات خارج النطاق.