GTL2014PW

El GTL2014PW es un transceptor traductor de 4 bits de NXP diseñado para interconectar lógica LVTTL de 3,3 V con buses GTL (Gunning Transceiver Logic) habituales en aplicaciones de procesador y controlador de memoria. El dispositivo es compatible pin a pin con el GTL2005, con seguimiento VREF mejorado hasta 0,5 V para interfaces de CPU de bajo voltaje.

GTL es un estándar de señalización de drenaje abierto que utiliza una tensión de referencia (VREF) para establecer el umbral de conmutación. Las señales GTL oscilan entre 0 V (bajo) y una tensión de terminación (VTT), normalmente 1,2 V o 1,5 V, con VREF a aproximadamente VTT/2. Esta oscilación de tensión más baja en comparación con LVTTL permite velocidades de flanco más rápidas y una menor disipación de potencia a altas frecuencias. Esta oscilación de tensión inferior en comparación con LVTTL permite velocidades de flanco más rápidas y una menor disipación de potencia a altas frecuencias, lo que hace que GTL sea popular para buses frontales de procesador e interfaces de memoria de alta velocidad.

El GTL2014 proporciona 4 bits de traducción de nivel bidireccional. Cuando DIR está alto, el dispositivo traduce de LVTTL (puerto A) a GTL (puerto B) - las entradas LVTTL conducen las salidas GTL de drenaje abierto. Cuando DIR está bajo, el dispositivo traduce de GTL (puerto B) a LVTTL (puerto A) - las entradas GTL se muestrean contra VREF y los resultados aparecen en las salidas LVTTL.

Las entradas LVTTL del puerto A toleran hasta 5,5 V, lo que permite la conexión directa a lógica CMOS o TTL de 5 V. Las E/S GTL del puerto B son de drenaje abierto y toleran hasta 3,6 V, aptas para buses GTL estándar (VTT = 1,2 V) y GTL+ (VTT = 1,5 V). La patilla VREF acepta una tensión de referencia de 0,5 V a VCC/2 (1,8 V máx. a VCC = 3,6 V), para adaptarse a los procesadores modernos de bajo voltaje.

El GTL2014 es compatible con el GTL2005, aunque las etiquetas de los puertos A y B están intercambiadas entre los dos dispositivos. Los diseñadores que migren desde el GTL2005 deben tener en cuenta este cambio de patillas. La linealidad VREF mejorada del GTL2014 por debajo de 0,8 V y los retardos de propagación ligeramente superiores lo distinguen del GTL2005.

**Interfaz de señalización GTL:** GTL utiliza controladores de drenaje abierto con un pull-up resistivo a VTT (normalmente 1,2 V o 1,5 V). El receptor compara la tensión del bus GTL con VREF (aproximadamente VTT/2) para determinar el nivel lógico. Cuando el controlador tira del bus por debajo de VREF, el receptor detecta un nivel bajo. Cuando el controlador se libera, la resistencia de pull-up tira del bus por encima de VREF, y el receptor detecta un alto.

**Cuando DIR está a nivel alto, las entradas LVTTL del puerto A controlan las salidas GTL de drenaje abierto del puerto B. Un nivel alto en una entrada del puerto A hace que la salida del puerto B se tire hacia abajo (se afirma a nivel bajo en el bus GTL). Un nivel alto en una entrada del puerto A provoca que la salida del puerto B correspondiente se baje (se afirma bajo en el bus GTL); un nivel bajo en la entrada del puerto A libera la salida del puerto B (el bus GTL se eleva por la terminación externa). Cuando DIR está bajo, las entradas GTL del puerto B se comparan con VREF, y los resultados controlan las salidas push-pull LVTTL del puerto A.

**Referencia VREF:** La patilla VREF establece el umbral de conmutación para los receptores GTL. Debe conectarse a una tensión de referencia limpia, normalmente derivada de VTT a través de un divisor de resistencias. El VREF del GTL2014 realiza un seguimiento preciso de hasta 0,5 V, por lo que admite núcleos de CPU de bajo voltaje.

**Desconexión parcial:** Las patillas de E/S están diseñadas para tolerar tensiones cuando no se aplica VCC, lo que evita daños por corriente de retorno en escenarios de intercambio en caliente y secuenciación de alimentación.