1. Subsistema de procesador: La CPU MIPS 24Kc funciona hasta a 1GHz con 64KB I-Cache y 32KB D-Cache, ejecutando el kernel Linux embebido, la pila de protocolos de red (TCP/IP, NAT, firewall), y el software de capa de aplicación a través de una estructura de bus AMBA interna.
2. Subsistema inalámbrico: El transceptor 2T2R 802.11b/g/n MAC/BB/RF de 2,4 GHz está totalmente integrado en el chip y admite anchos de banda de canal HT20/HT40 con procesamiento MIMO para una velocidad PHY de hasta 300 Mbps. El PA/LNA integrado minimiza los componentes de RF externos. Soporta Transmit Beamforming (TxBF), STBC, LDPC-Tx y MRC-Rx para mejorar la fiabilidad del enlace.
3. Subsistema de conmutación Ethernet: Un conmutador Fast Ethernet de 5 puertos a 10/100 Mbps admite la asignación de puertos configurable: modo 5 FE PHY o 1 RGMII + 4 FE PHY. La interfaz MAC RGMII se conecta a una PHY Gigabit externa (por ejemplo, RTL8211F) para WAN/LAN 1000M, con Auto MDI/MDIX en todos los puertos FE.
4. Subsistema de memoria: 128 MB de SDRAM DDR2 integrados en el MCM. El controlador de memoria soporta SPI NOR Flash (hasta 128MB), SPI NAND Flash (hasta 4Gbit), y Parallel NAND Flash (hasta 8GB) para almacenamiento de firmware. Los diseños típicos utilizan 16MB SPI NOR Flash.
5. Subsistema de interfaz periférica: La rica E/S incluye 1x PCIe Gen1 Host, 2x USB 2.0, 2x SPI, 3x UART, 2x I2C, 1x I2S, 1x PCM, 4x PWM y 1x SDXC/eMMC para IoT flexible, VoIP y expansión de almacenamiento.
6. Motor de aceleración por hardware: Un motor de seguridad dedicado admite criptografía por hardware AES/DES/SHA-1/SHA-256 para VPN y descarga de cifrado WPA. El controlador GDMA proporciona 4 canales DMA independientes para transferencias de memoria a memoria y de memoria a periféricos sin intervención de la CPU.