الصفحة الرئيسية > الدوائر المتكاملة الدوائر المتكاملة > EP4CE6F1717C8N

EP4CE6F1717C8N

Cyclone IV E FPGA، 6272 LE، 270 كيلو بايت BRAM، 15 مضاعفًا، 2 PLL، 179 I/O، FBGA-256، C8 تجاري

176

المخزون الفعال

انتقل إلى الاستفسار

Image for reference only

جزء الشركة المصنعة ： جزء الشركة المصنعة

EP4CE6F1717C8N

الحزمة ： الحزمة

FBGA-256 (17 × 17 مم، 1.0 مم، قطر الكرة 0.8 مم)

الوصف

إن EP4CE6F17C8N من Intel/Altera عبارة عن حزمة FPGA من طراز Cyclone IV E في حزمة FBGA ذات 256 سنون مع درجة سرعة C8 (درجة الحرارة التجارية من 0 درجة مئوية إلى 85 درجة مئوية). وهي تحتوي على 6,272 عنصر منطقي، وذاكرة مدمجة 270 كيلوبايت (كتل M9K)، و15 مضاعفاً مدمجاً 18×18، و2 PLLs، و10 شبكات ساعة عالمية، و179 مدخلات/مخرجات للمستخدم. الجهد الأساسي 1.2 فولت (1.15 فولت إلى 1.25 فولت). يدعم LVDS وDDR2 ومعايير الإدخال/الإخراج المتعددة. مصمم باستخدام برنامج Quartus II / Quartus Prime. العبوة 17 × 17 مم FBGA-256. تغليف صينية (90 وحدة/صينية).

مقدمة المنتج:EP4CE6F1717C8N مقدمة المنتج

إن EP4CE6F17C8N من Intel/Altera هو أصغر عضو في عائلة Cyclone IV E FPGA في حزمة BGA ذات 256 سنون دقيقة ذات درجة سرعة تجارية C8. وقد تم تحسين أجهزة Cyclone IV E من أجل التكلفة المنخفضة والطاقة المنخفضة، وتستهدف التطبيقات ذات الحجم الكبير والحساسة من حيث التكلفة.

يوفر EP4CE6 6,272 عنصرًا منطقيًا (LEs)، يحتوي كل منها على جدول بحث رباعي المدخلات (LUT) ومفتاح تعشيق. وتنظم كتل المصفوفات المنطقية (LABs) البالغ عددها 392 كتلة منطقية (LABs) عناصر LE في بنية توجيه شبكي. مع 270 كيلوبت من الذاكرة المدمجة عبر 30 كتلة M9K (كل منها 9,216 بت)، يدعم الجهاز مخازن FIFO المؤقتة وسجلات التحول وذاكرة ROM لتخزين جداول المعاملات.

تُعد مضاعفات الأجهزة المدمجة ال 15 المدمجة 18 × 18 بت مثالية لوظائف DSP مثل مرشحات FIR، وفراشات FFT، وخوارزميات التحكم في المحرك. يمكن أيضًا تهيئة كل مضاعف كمضاعفين مستقلين 9 × 9 بت للحصول على إنتاجية أعلى بعرض معاملات أصغر. تردد التشغيل الأقصى لمضاعفات 18 × 18 هو 200 ميجاهرتز.

يوفر اثنان من PLLLs للأغراض العامة تركيب الساعة وتغيير الطور وتقليل الاهتزاز. يمكن لكل PLL مضاعفة ساعة الإدخال وتقسيمها بعوامل قابلة للبرمجة، وتوليد ما يصل إلى ثلاث ساعات إخراج، ودعم تحويل الطور الديناميكي في خطوات 156 ps. تقوم عشر شبكات ساعة عالمية منخفضة الانحراف بتوزيع الساعات في جميع أنحاء الجهاز.

يتم تنظيم 179 مدخلات/مخرجات المستخدم في 8 بنوك للإدخال/الإخراج، لكل منها VCCIO مستقل يدعم معايير الجهد المختلفة. تشمل معايير الإدخال/الإخراج المدعومة LVCMOS وLVTTL وSSTL-2 وSSTL-18 وSSTL-18 وHSTL-18 وHSTL-15 وSSTL التفاضلية SSTL وHSTL التفاضلية HSTL وLVDS (حتى 840 ميغابت في الثانية للإرسال و875 ميغابت في الثانية للاستقبال). يوفر الإنهاء على الرقاقة (OCT) مع المعايرة التلقائية عند التشغيل مطابقة المعاوقة لسلامة الإشارة.

يدعم الجهاز واجهات الذاكرة الخارجية بما في ذلك DDR2 SDRAM (حتى 200 ميجاهرتز) وDDR SDRAM وQDRII SRAM من خلال عناصر الإدخال/الإخراج (IOEs) مع دارة التقاط القراءة DQS/CQ المخصصة.

تدعم التهيئة أوضاع التسلسل السلبي (PS) وJTAG والتوازي السلبي السريع (FPP). درجة السرعة C8 هي الدرجة التجارية الأسرع، حيث توفر أفضل أداء توقيت لنطاق درجة الحرارة من 0 درجة مئوية إلى 85 درجة مئوية. يتم التصميم باستخدام برنامج Intel Quartus Prime.

الحزمة FBGA-256 (17 × 17 مم، 1.0 مم، درجة عرض 1.0 مم) هي خيار الحزمة الوحيد ل EP4CE6. بالنسبة للتطبيقات التي تتطلب بصمة أصغر، ضع في اعتبارك EP4CE6 في حزمة TQFP-144 (مع تقليل عدد الإدخال/الإخراج).

مبدأ العمل:EP4CE6F1717C8N مبدأ العمل

** بنية الإعصار الرابع E: ** يستخدم EP4CE6 بنية ثنائية الأبعاد قائمة على الصفوف/الأعمدة. يتم ترتيب كتل المصفوفات المنطقية (LABs) في صفوف وأعمدة عبر الجهاز، متصلة بواسطة تسلسل هرمي متعدد المستويات للتوجيه. تحتوي كل وحدة LAB على 16 وحدة LE والوصلة البينية المحلية وإشارات التحكم في LAB.

**العنصر المنطقي (LE):** يحتوي كل LE على LUT بأربعة مدخلات يمكن أن ينفذ أي دالة منطقية بأربعة مدخلات، وسجل قابل للبرمجة (D flip-flop مع مسح متزامن، ومسح/إعادة تعيين غير متزامن، وتمكين)، وسلسلة حمل للدوال الحسابية، وسلسلة سجلات للتخطيط بالأنابيب. يمكن لـ LUT أيضًا تنفيذ دالة 3 مدخلات بالإضافة إلى سجل في نفس LE.

**كتلة ذاكرة M9K:** توفر كل كتلة ذاكرة M9K 9,216 بت من الذاكرة ثنائية المنفذ، قابلة للتكوين كمنفذ واحد أو منفذ مزدوج بسيط أو منفذ مزدوج حقيقي أو ذاكرة ROM أو سجل إزاحة أو FIFO. تتراوح تكوينات العرض من 1 بت (عمق 8192) إلى 36 بت (عمق 256). يعمل سجل خط أنابيب الإخراج الاختياري على تحسين تردد الساعة على حساب زمن انتقال دورة واحدة. الحد الأقصى لتردد التشغيل هو 238 ميجاهرتز.

**مضاعف مدمج:** يمكن لكل كتلة مضاعف 18 × 18 إجراء مضاعف واحد 18 × 18 أو مضاعفين مستقلين 9 × 9. يقبل المضاعف المدخلات المضاعفة المكملة أو غير الموقعة. تتوفر سجلات المدخلات والمخرجات من أجل تخطيط الأنابيب. يبلغ الحد الأقصى للتردد 200 ميجاهرتز لمضاعف 18 × 18 و260 ميجاهرتز لمضاعف 9 × 9.

**PLL:** يحتوي كل PLL على كاشف تردد الطور (PFD)، ومضخة شحن، ومرشح حلقة، ومضخة شحن، ومضخة ترددات متغيرة VCO. يعمل VCO من 600 ميجاهرتز إلى 1300 ميجاهرتز. تولد مقسمات الإخراج ساعات من تردد VCO. تشمل الميزات دورة العمل القابلة للبرمجة، وتغيير الطور، وتسجيل الطور وتسجيل الطيف المنتشر، وتبديل الساعة.

وصف الدبوس:EP4CE6F1717C8N تعريف الدبوس ووظائفه

مجموعة الدبوس	الاسم	النوع	الوصف
متعدد	VCCINT	P	مصدر الإمداد الأساسي؛ 1.15-1.25 فولت (1.2 فولت اسمي)؛ فصل كل دبوس ب 0.1uF + 10uF؛ طلب تيار عابر مرتفع أثناء التبديل؛ التوصيل بمنظم 1.2 فولت
متعدد	VCCIO	P	إمداد بنوك الإدخال/الإخراج؛ من 1.2 فولت إلى 3.3 فولت حسب معيار الإدخال/الإخراج؛ 8 بنوك مستقلة؛ يمكن لكل بنك استخدام VCCIO مختلف للربط بيني مختلط الجهد
متعدد	VCCA_PLL	P	مصدر إمداد PLL التناظري؛ 2.5 فولت؛ يجب أن يكون نظيفًا ومستقرًا؛ يتم توصيله بجهد 2.5 فولت عبر حبة فريت ومرشح؛ يعمل على تشغيل PLL VCO والدوائر التناظرية
179	الإدخال/الإخراج	الإدخال/الإخراج	دبابيس الإدخال/الإخراج للمستخدم؛ قابلة للتهيئة مثل LVCMOS/LVTTL/SSTL/HSTL/LVDS؛ معدل دوران قابل للبرمجة وقوة دفع؛ OCT مع معايرة تلقائية؛ دارة تثبيت الناقل
مخصص	CLK	I	دبابيس إدخال ساعة مخصصة؛ 4 دبابيس (2 لكل PLL)؛ اتصال منخفض الانحراف ب PLL وشبكة الساعة العالمية؛ توصيل مذبذب بلوري أو ساعة خارجية
مخصص	JTAG	الإدخال/الإخراج	TCK، TMS، TMS، TDI، TDO؛ مسح حدودي رباعي السنون وتكوين؛ متوافق مع 2.5 فولت/3.3 فولت؛ التوصيل برأس JTAG للبرمجة والتصحيح
مخصص	نCONFIG	I	التحكم في التهيئة؛ يبدأ التكوين عند المستوى المنخفض؛ تبدأ الحافة الصاعدة في التهيئة؛ يتم التوصيل بوحدة MCU GPIO أو السحب للتهيئة التلقائية
مخصص	CONF_DONE	O	حالة التهيئة؛ مفتوحة التصريف؛ منخفضة أثناء التهيئة؛ تصبح عالية عند اكتمال التهيئة بنجاح؛ تتم مراقبتها بواسطة النظام

Application Scenarios:In which products and applications isEP4CE6F1717C8N مستعمل

التطبيق	الوصف
جسر البروتوكول/محول الواجهة	التحويل بين الواجهات القديمة والحديثة (من SPI إلى متوازي، ومن UART إلى I2C، إلخ)؛ 179 مدخل/مخرج يوفر اتصالاً واسعًا؛ دعم LVDS للوصلات عالية السرعة؛ تكلفة منخفضة لتطبيقات الربط ذات الحجم الكبير؛ Cyclone IV E أقل FPGA طاقة لهذه الوظيفة
التحكم في المحركات الصناعية	تنفيذ توليد PWM، وواجهة أداة التشفير، واستشعار التيار في محركات المحركات المدمجة؛ 15 مضاعفًا للأجهزة لتحويلات بارك/كلارك؛ كتل M9K لجداول الجيب ومعاملات PID؛ 2 PLLs لتتبع سرعة المحرك؛ LVDS لواجهة المُحلِّل
معالجة إشارات الفيديو	تحجيم بسيط للفيديو، أو تحويل التنسيق، أو تراكب شاشة عرض OSD؛ مدخلات/مخرجات LVDS للوحات العرض؛ M9K للمخازن الخطية المؤقتة؛ مضاعفات الأجهزة لتحويل مساحة الألوان؛ تكلفة منخفضة لتطبيقات الفيديو الاستهلاكية

Alternative Models:What chips are recommended as replacements for EP4CE6F1717C8N

الطراز	الشركة المصنعة	التوافق	الفرق الرئيسي
EP4CE10F1717C8N	Intel/Altera	كثافة أعلى	10,320 جنيهًا مصريًا (65% أكثر)؛ وذاكرة وصول عشوائي (RAM) سعة 414 كيلوبايت؛ و23 مضاعفًا؛ ونفس تصميم دبوس FBGA-256؛ وترقية قابلة للإسقاط عند الحاجة إلى المزيد من المنطق
EP4CE6F1717C7N	Intel/Altera	درجة السرعة المنخفضة	نفس درجة سرعة الجهاز C7؛ أداء أقل قليلاً؛ تكلفة أقل؛ نفس الحزمة والتوصيلة؛ استخدمها عندما يسمح هامش التوقيت
10M04SCE144C8G	إنتل	الجيل التالي (MAX 10)	MAX 10 FPGA؛ 4000 LE؛ 160 كيلوبايت ذاكرة وصول عشوائي (RAM)؛ 1 ADC؛ قائم على الفلاش (بدون جهاز تكوين خارجي)؛ TQFP-144؛ موصى به للتصميمات الجديدة؛ دبوس مختلف