EP4CE6F1717C8N

إن EP4CE6F17C8N من Intel/Altera هو أصغر عضو في عائلة Cyclone IV E FPGA في حزمة BGA ذات 256 سنون دقيقة ذات درجة سرعة تجارية C8. وقد تم تحسين أجهزة Cyclone IV E من أجل التكلفة المنخفضة والطاقة المنخفضة، وتستهدف التطبيقات ذات الحجم الكبير والحساسة من حيث التكلفة.

يوفر EP4CE6 6,272 عنصرًا منطقيًا (LEs)، يحتوي كل منها على جدول بحث رباعي المدخلات (LUT) ومفتاح تعشيق. وتنظم كتل المصفوفات المنطقية (LABs) البالغ عددها 392 كتلة منطقية (LABs) عناصر LE في بنية توجيه شبكي. مع 270 كيلوبت من الذاكرة المدمجة عبر 30 كتلة M9K (كل منها 9,216 بت)، يدعم الجهاز مخازن FIFO المؤقتة وسجلات التحول وذاكرة ROM لتخزين جداول المعاملات.

تُعد مضاعفات الأجهزة المدمجة ال 15 المدمجة 18 × 18 بت مثالية لوظائف DSP مثل مرشحات FIR، وفراشات FFT، وخوارزميات التحكم في المحرك. يمكن أيضًا تهيئة كل مضاعف كمضاعفين مستقلين 9 × 9 بت للحصول على إنتاجية أعلى بعرض معاملات أصغر. تردد التشغيل الأقصى لمضاعفات 18 × 18 هو 200 ميجاهرتز.

يوفر اثنان من PLLLs للأغراض العامة تركيب الساعة وتغيير الطور وتقليل الاهتزاز. يمكن لكل PLL مضاعفة ساعة الإدخال وتقسيمها بعوامل قابلة للبرمجة، وتوليد ما يصل إلى ثلاث ساعات إخراج، ودعم تحويل الطور الديناميكي في خطوات 156 ps. تقوم عشر شبكات ساعة عالمية منخفضة الانحراف بتوزيع الساعات في جميع أنحاء الجهاز.

يتم تنظيم 179 مدخلات/مخرجات المستخدم في 8 بنوك للإدخال/الإخراج، لكل منها VCCIO مستقل يدعم معايير الجهد المختلفة. تشمل معايير الإدخال/الإخراج المدعومة LVCMOS وLVTTL وSSTL-2 وSSTL-18 وSSTL-18 وHSTL-18 وHSTL-15 وSSTL التفاضلية SSTL وHSTL التفاضلية HSTL وLVDS (حتى 840 ميغابت في الثانية للإرسال و875 ميغابت في الثانية للاستقبال). يوفر الإنهاء على الرقاقة (OCT) مع المعايرة التلقائية عند التشغيل مطابقة المعاوقة لسلامة الإشارة.

يدعم الجهاز واجهات الذاكرة الخارجية بما في ذلك DDR2 SDRAM (حتى 200 ميجاهرتز) وDDR SDRAM وQDRII SRAM من خلال عناصر الإدخال/الإخراج (IOEs) مع دارة التقاط القراءة DQS/CQ المخصصة.

تدعم التهيئة أوضاع التسلسل السلبي (PS) وJTAG والتوازي السلبي السريع (FPP). درجة السرعة C8 هي الدرجة التجارية الأسرع، حيث توفر أفضل أداء توقيت لنطاق درجة الحرارة من 0 درجة مئوية إلى 85 درجة مئوية. يتم التصميم باستخدام برنامج Intel Quartus Prime.

الحزمة FBGA-256 (17 × 17 مم، 1.0 مم، درجة عرض 1.0 مم) هي خيار الحزمة الوحيد ل EP4CE6. بالنسبة للتطبيقات التي تتطلب بصمة أصغر، ضع في اعتبارك EP4CE6 في حزمة TQFP-144 (مع تقليل عدد الإدخال/الإخراج).

** بنية الإعصار الرابع E: ** يستخدم EP4CE6 بنية ثنائية الأبعاد قائمة على الصفوف/الأعمدة. يتم ترتيب كتل المصفوفات المنطقية (LABs) في صفوف وأعمدة عبر الجهاز، متصلة بواسطة تسلسل هرمي متعدد المستويات للتوجيه. تحتوي كل وحدة LAB على 16 وحدة LE والوصلة البينية المحلية وإشارات التحكم في LAB.

**العنصر المنطقي (LE):** يحتوي كل LE على LUT بأربعة مدخلات يمكن أن ينفذ أي دالة منطقية بأربعة مدخلات، وسجل قابل للبرمجة (D flip-flop مع مسح متزامن، ومسح/إعادة تعيين غير متزامن، وتمكين)، وسلسلة حمل للدوال الحسابية، وسلسلة سجلات للتخطيط بالأنابيب. يمكن لـ LUT أيضًا تنفيذ دالة 3 مدخلات بالإضافة إلى سجل في نفس LE.

**كتلة ذاكرة M9K:** توفر كل كتلة ذاكرة M9K 9,216 بت من الذاكرة ثنائية المنفذ، قابلة للتكوين كمنفذ واحد أو منفذ مزدوج بسيط أو منفذ مزدوج حقيقي أو ذاكرة ROM أو سجل إزاحة أو FIFO. تتراوح تكوينات العرض من 1 بت (عمق 8192) إلى 36 بت (عمق 256). يعمل سجل خط أنابيب الإخراج الاختياري على تحسين تردد الساعة على حساب زمن انتقال دورة واحدة. الحد الأقصى لتردد التشغيل هو 238 ميجاهرتز.

**مضاعف مدمج:** يمكن لكل كتلة مضاعف 18 × 18 إجراء مضاعف واحد 18 × 18 أو مضاعفين مستقلين 9 × 9. يقبل المضاعف المدخلات المضاعفة المكملة أو غير الموقعة. تتوفر سجلات المدخلات والمخرجات من أجل تخطيط الأنابيب. يبلغ الحد الأقصى للتردد 200 ميجاهرتز لمضاعف 18 × 18 و260 ميجاهرتز لمضاعف 9 × 9.

**PLL:** يحتوي كل PLL على كاشف تردد الطور (PFD)، ومضخة شحن، ومرشح حلقة، ومضخة شحن، ومضخة ترددات متغيرة VCO. يعمل VCO من 600 ميجاهرتز إلى 1300 ميجاهرتز. تولد مقسمات الإخراج ساعات من تردد VCO. تشمل الميزات دورة العمل القابلة للبرمجة، وتغيير الطور، وتسجيل الطور وتسجيل الطيف المنتشر، وتبديل الساعة.