ATSAMD20J17A-AU

El ATSAMD20J17A-AU de Microchip Technology pertenece a la familia SAM D20 de microcontroladores ARM Cortex-M0+ de bajo consumo. Representa el mayor número de pines (variante J de 64 pines) con memoria de densidad media (128 KB Flash / 16 KB SRAM), proporcionando el máximo número de periféricos y disponibilidad de E/S de la familia SAM D20.

La familia SAM D20 fue desarrollada originalmente por Atmel (adquirida por Microchip en 2016) y forma parte de la línea de productos SAM (Smart ARM-based Microcontroller). El D20 es la variante base de la serie SAM D2x, optimizada para aplicaciones embebidas de bajo consumo y propósito general. Otras variantes son SAM D21 (con USB), SAM D10/D11 (menor número de pines, menor coste) y SAM DA1 (apto para automoción).

El elemento diferenciador clave de la familia SAM D20 es el periférico SERCOM (Serial Communication Interface). Cada SERCOM puede configurarse independientemente como USART, I2C o SPI, lo que proporciona una flexibilidad sin precedentes en la asignación de interfaces de comunicación. Con seis módulos SERCOM, el ATSAMD20J17A-AU puede soportar simultáneamente hasta seis canales serie independientes en cualquier combinación (por ejemplo, 3x SPI, 2x I2C, 1x USART). Esto elimina el problema habitual de quedarse sin un tipo de interfaz específico (por ejemplo, necesitar 3 puertos SPI pero la MCU sólo tiene 2).

El sistema de eventos de 8 canales es otra característica única que permite a los periféricos comunicarse directamente sin intervención de la CPU. Por ejemplo, una interrupción externa puede activar una conversión ADC, que una vez completada puede activar una transferencia DMA, que a su vez puede activar el inicio de un temporizador. Esta arquitectura basada en eventos reduce la latencia de las interrupciones y la sobrecarga de la CPU, y permite el SleepWalking, en el que los periféricos funcionan de forma autónoma mientras la CPU está en modo de reposo.

El ADC de 12 bits con 20 canales, etapa de ganancia programable (1/2x a 16x) y sobremuestreo por hardware (hasta 16 bits de resolución efectiva) es significativamente más capaz que los típicos ADC M0+ MCU. La etapa de ganancia programable elimina la necesidad de amplificadores externos de acondicionamiento de señal en muchas aplicaciones de sensores. La capacidad de entrada diferencial y la compensación automática de errores de offset/ganancia mejoran la precisión de las mediciones. El sobremuestreo y la decimación por hardware proporcionan una resolución efectiva de 13, 14, 15 ó 16 bits sin necesidad de cálculos de la CPU.

El DAC de 10 bits y 350 ksps es relativamente infrecuente en los microcontroladores M0+ y permite generar salidas analógicas (formas de onda, tensiones de control, audio) sin componentes DAC externos. Combinado con el controlador DMA y la conversión activada por temporizador, el DAC puede generar formas de onda complejas de forma autónoma.

El controlador táctil periférico (PTC) con soporte táctil capacitivo de 256 canales está heredado de la tecnología mTouch de Microchip y proporciona detección capacitiva acelerada por hardware para botones, deslizadores, ruedas y detección de proximidad. La PTC puede funcionar a sólo 8 uA en modo de espera, escaneando continuamente los sensores táctiles y despertando la CPU sólo cuando se detecta un toque. Esta exploración táctil de consumo ultrabajo es una ventaja clave para los productos de consumo alimentados por batería.

Los 52 pines GPIO proporcionan una amplia capacidad de E/S para el encapsulado de 64 pines. Todos los pines GPIO son configurables individualmente con multiplexación de periféricos (hasta 8 funciones alternativas por pin a través del PORT MUX), capacidad de interrupción (16 interrupciones externas a través del EIC) y resistencias pull-up/pull-down configurables.

El ATSAMD20J17A-AU utiliza el grado de temperatura A (-40 a 85 grados C). El mismo dispositivo también está disponible en las variantes para automoción y temperatura extendida. El sufijo AU indica el encapsulado TQFP-64 con embalaje en bandeja (el sufijo AUT es cinta y carrete).

El desarrollo está soportado por Microchip MPLAB X IDE, MPLAB Harmony v3 framework, y Atmel Studio (legacy). El SAM D20 también está bien soportado por Arduino (el Arduino Zero/M0 utiliza el SAM D21, que comparte la misma arquitectura y periféricos), Zephyr RTOS, y ARM mbed OS (legado).

El ATSAMD20J17A-AU funciona como un completo sistema microcontrolador embebido de 32 bits en un solo chip, que integra el núcleo del procesador ARM Cortex-M0+ con memoria Flash, SRAM y un completo conjunto de periféricos flexibles.

Núcleo ARM Cortex-M0+: El Cortex-M0+ es un procesador RISC de 32 bits que implementa la arquitectura ARMv6-M con el conjunto de instrucciones Thumb. Incorpora un pipeline de 2 etapas (menos etapas que el pipeline de 3 etapas del Cortex-M0) para mejorar la eficiencia energética. El M0+ incluye un multiplicador hardware de un solo ciclo (32×32 a resultado de 32 bits), un controlador de interrupciones vectoriales anidadas (NVIC) con niveles de prioridad configurables y un Micro Trace Buffer (MTB) para el seguimiento de instrucciones. El núcleo alcanza 2,46 CoreMark/MHz, proporcionando aproximadamente 118 CoreMark a 48 MHz.

Sistema de memoria: La Flash de 128 KB almacena código de programa y datos constantes, organizados en páginas de 512 bytes para operaciones de borrado. La Flash admite programación en el sistema (ISP) a través de SWD y programación en la aplicación (IAP) para actualizaciones de firmware. Los estados de espera de la Flash son gestionados automáticamente por la NVMCTRL en función de la frecuencia de la CPU. La SRAM de 16 KB está organizada como un único banco con acceso de ciclo único a 48 MHz. La SRAM está organizada en dos secciones: los primeros 8 KB son bit-bandable y pueden ser retenidos en modo standby, mientras que los 8 KB restantes no son retenidos.

Sistema de reloj: El sistema de reloj es altamente flexible con múltiples fuentes. El oscilador RC interno de 8 MHz (OSC8M) proporciona un reloj por defecto en el arranque. El DFLL48M (Digital Frequency Locked Loop) puede multiplicar la referencia de 32 kHz a 48 MHz con gran precisión. El FDPLL96M (Fractional Digital Phase Locked Loop) puede generar frecuencias de 48 MHz a 96 MHz a partir de varias fuentes de referencia. Los osciladores de cristal externos (XOSC32K para cristal RTC de 32,768 kHz, XOSC para cristal principal de 0,4-32 MHz) proporcionan una sincronización precisa. El sistema de reloj admite conmutación dinámica y transiciones de frecuencia sin fallos.

Módulos SERCOM: Cada uno de los seis módulos SERCOM es un periférico de comunicación serie universal que puede configurarse como USART, I2C o SPI. La configuración se establece a través de registros y se puede cambiar en tiempo de ejecución (con la desinicialización adecuada). Cada SERCOM tiene su propia interrupción, disparador DMA y dominio de reloj. El modo I2C soporta los modos Estándar (100 kHz), Rápido (400 kHz) y Alta Velocidad. El modo SPI admite el funcionamiento maestro y esclavo con polaridad y fase de reloj configurables. El modo USART soporta los protocolos full-duplex, half-duplex y LIN con generación de velocidad de transmisión fraccional.

Sistema de eventos: El sistema de eventos de 8 canales conecta generadores de eventos (temporizadores, ADC, EIC, etc.) con usuarios de eventos (disparadores ADC, peticiones DMA, acciones de temporizador, etc.) sin intervención de la CPU. Los eventos se transmiten en 1-2 ciclos de reloj, mucho más rápido que la gestión basada en interrupciones. El sistema de eventos funciona incluso en modo de reposo, permitiendo periféricos SleepWalking. Por ejemplo, el RTC puede generar un evento periódico que active el ADC para muestrear un sensor, y si el resultado del ADC supera un umbral (a través de la función de ventana del comparador analógico), la CPU se despierta del modo de espera.

Funcionamiento del ADC: El ADC de 12 bits admite los modos de entrada de un solo extremo y diferencial. En modo diferencial, las entradas positiva y negativa pueden ser cualquiera de los 20 canales del ADC, lo que proporciona la máxima flexibilidad. La etapa de ganancia programable (1/2x a 16x) amplifica las señales pequeñas antes de la conversión, mejorando la resolución efectiva para sensores de baja amplitud. El sobremuestreo por hardware acumula 2^N muestras y divide por 2^N para conseguir N/2 bits de resolución adicional (por ejemplo, un sobremuestreo de 4x proporciona una resolución efectiva de 13 bits). La compensación de errores de offset y ganancia corrige automáticamente los errores sistemáticos del ADC utilizando valores de corrección calibrados en fábrica o programados por el usuario.

Gestión de energía: El SAM D20 admite varios modos de reposo. El modo inactivo detiene la CPU pero mantiene los periféricos en funcionamiento; cualquier interrupción despierta la CPU. El modo de espera detiene la CPU, la mayoría de los relojes y la memoria Flash; sólo el RTC, el EIC y el sistema de eventos permanecen activos; la SRAM puede conservarse (los primeros 8 KB); las fuentes de activación incluyen interrupciones externas, alarma del RTC y detección táctil; el consumo de corriente es de aproximadamente 3 uA en espera con el RTC en funcionamiento. SleepWalking permite que periféricos como el ADC y el SERCOM funcionen brevemente en modo de espera, activados por eventos, sin despertar a la CPU.

Interfaz de depuración: La interfaz SWD de 2 pines (SWDIO, SWCLK) proporciona acceso de depuración y programación Flash. El Micro Trace Buffer (MTB) registra las últimas 256-4096 instrucciones ejecutadas en un buffer circular en SRAM, proporcionando capacidad básica de rastreo de instrucciones sin necesidad de un puerto de rastreo externo.