74HC238PW

El 74HC238PW de Nexperia es un decodificador/demultiplexor de 3 a 8 líneas CMOS de alta velocidad alojado en un encapsulado TSSOP de 16 patillas. Pertenece a la familia lógica 74HC/HCT, que proporciona compatibilidad de patillas con la antigua familia 74LS Low-Power Schottky TTL, al tiempo que ofrece el bajo consumo y el amplio rango de tensión de alimentación de la tecnología CMOS.

El 74HC238 decodifica tres entradas de dirección con ponderación binaria (A0, A1, A2) en ocho salidas activas-ALT mutuamente excluyentes (Y0 a Y7). Cuando el dispositivo está habilitado (E1=LOW, E2=LOW, E3=HIGH), la salida correspondiente a la dirección binaria se pone en HIGH mientras que el resto de salidas permanecen en LOW. Cuando el dispositivo está deshabilitado (no se cumple ninguna condición de habilitación), todas las salidas están en LOW.

La principal diferencia entre el 74HC238 y el más común 74HC138 es la polaridad de salida: el 74HC238 tiene salidas active-HIGH, mientras que el 74HC138 tiene salidas active-LOW. Esta diferencia es significativa en la descodificación de la selección de chip de memoria, donde se requiere una selección de chip activa-ALTA. El uso del 74HC238 elimina la necesidad de búferes inversores que de otro modo serían necesarios con el 74HC138, ahorrando espacio en la placa y retardo de propagación.

Las tres entradas de habilitación proporcionan una capacidad de expansión flexible. Dos habilitaciones active-LOW (E1, E2) y una active-HIGH (E3) permiten combinar cuatro dispositivos 74HC238 en un descodificador de línea de 5 a 32 sin puertas lógicas adicionales (excepto un inversor). Cada 74HC238 maneja un segmento diferente de 8 salidas, y los dos bits de dirección de orden superior controlan las entradas de habilitación mediante un sencillo esquema de descodificación. Esta capacidad de conexión en cascada hace que el 74HC238 sea ideal para la decodificación de direcciones en sistemas mapeados en memoria.

El dispositivo también puede funcionar como demultiplexor de 1 a 8 aplicando la señal de datos a una de las entradas de habilitación activa-baja (E1 o E2) mientras se utilizan las otras entradas de habilitación como estroboscópicas. Las entradas de dirección seleccionan qué salida recibe los datos, y el resto de salidas permanecen BAJAS. Este modo demultiplexor es útil para distribuir señales de reloj, pulsos de habilitación o datos serie a uno de los ocho destinos.

Todas las entradas llevan integrados diodos limitadores de entrada, lo que permite utilizar resistencias limitadoras de corriente para conectar las entradas a tensiones superiores a VCC. Esta característica resulta útil en sistemas de tensión mixta en los que las señales de entrada pueden proceder de un dominio de tensión superior.

La variante 74HC funciona en un amplio rango de tensión de alimentación (2,0 V a 6,0 V) con niveles de conmutación de entrada CMOS, mientras que la variante 74HCT funciona a 4,5 V a 5,5 V con niveles de conmutación de entrada compatibles con TTL. Ambas variantes comparten el mismo pinout y comportamiento funcional, diferenciándose únicamente en los voltajes umbral de entrada. La variante HCT se recomienda para la interconexión con lógica TTL o CMOS de 5 V, mientras que la variante HC es preferible para aplicaciones de bajo voltaje y alimentadas por batería.

El encapsulado TSSOP-16 (sufijo PW) es la opción de montaje en superficie/agujero pasante más compacta para este dispositivo, con una anchura de 4,4 mm. Otros encapsulados disponibles son SO-16 (sufijo D, 3,9 mm de ancho), SSOP-16 (sufijo DB, 5,3 mm de ancho) y DHVQFN-16 (sufijo BQ, 2,5 x 3,5 mm, sin cables).

El 74HC238PW funciona como un decodificador lógico combinacional que convierte una dirección binaria de 3 bits en una de las ocho salidas activas-ALT.

Lógica del descodificador: La función central se implementa utilizando puertas lógicas AND-OR. Cada salida Y(n) es controlada por una puerta AND que toma como entradas las direcciones decodificadas y las señales de habilitación. Para que la salida Y0 sea HIGH, las condiciones son: A0=BAJO, A1=BAJO, A2=BAJO, E1=BAJO, E2=BAJO, E3=ALTO. Del mismo modo, Y5 es HIGH cuando: A0=ALTO, A1=BAJO, A2=ALTO, y todas las habilitaciones están activas. La lógica de decodificación completa asegura que exactamente una salida (o ninguna) está en ALTO en cualquier momento cuando el dispositivo está habilitado.

Decodificación de direcciones: Las tres entradas de dirección (A0, A1, A2) representan un número binario de 3 bits de 0 a 7. A0 es el bit menos significativo y A2 es el bit más significativo. La salida Y(n) corresponde al valor decimal de la dirección binaria: la dirección 000 selecciona Y0, la dirección 101 selecciona Y5, la dirección 111 selecciona Y7.

Lógica de habilitación: Las tres entradas de habilitación se combinan en una función AND: Activación = NOT(E1) AND NOT(E2) AND E3. Sólo cuando se cumplen las tres condiciones de habilitación (E1=LOW, E2=LOW, E3=HIGH) el decodificador activa la salida seleccionada. Cuando no se cumple la condición de habilitación, todas las salidas se fuerzan a BAJO independientemente de las entradas de dirección. Esta lógica de habilitación sirve para múltiples propósitos: (1) permite que el dispositivo esté completamente deshabilitado para evitar la contención del bus; (2) proporciona el mecanismo de conexión en cascada para construir decodificadores más grandes; (3) permite que el dispositivo funcione como un demultiplexor.

Funcionamiento del demultiplexor: Para utilizar el 74HC238 como demultiplexor de 1 a 8, una de las entradas de habilitación activa-baja (por ejemplo, E1) sirve como entrada de datos, mientras que E2 está ligada BAJA y E3 está ligada ALTA. Las entradas de dirección seleccionan qué salida recibe los datos. Cuando E1 está BAJO (datos=1), la salida seleccionada está en ALTO. Cuando E1 está en ALTO (datos=0), todas las salidas están en BAJO independientemente de la dirección. Así, los datos en E1 se encaminan a la salida seleccionada, y los datos son activos-ALTOS en la salida (ya que la habilitación es activa-baja, invirtiendo la polaridad de los datos).

Decodificación de 5 a 32 en cascada: Cuatro dispositivos 74HC238 pueden implementar un decodificador de línea de 5 a 32 utilizando los dos bits de dirección de orden superior (A3, A4) para habilitar el dispositivo apropiado. Un decodificador simple de 2 a 4 (o dos inversores y algunas puertas NOR) genera las cuatro señales de habilitación de A3 y A4. Cada 74HC238 maneja ocho salidas dentro de su rango de direcciones. Los tres bits de dirección inferiores (A0, A1, A2) se conectan en paralelo a los cuatro dispositivos. Sólo se habilita un dispositivo a la vez, por lo que sólo la salida seleccionada entre las 32 salidas se pone en ALTO.

Implementación CMOS: El 74HC238 utiliza tecnología CMOS de puerta de silicio, con MOSFET complementarios de canal N y canal P que forman las puertas lógicas. CMOS ofrece varias ventajas sobre TTL bipolar: (1) disipación de potencia estática prácticamente nula (sólo fluye la corriente de fuga cuando las entradas son estables); (2) amplio rango de tensión de alimentación (2,0V a 6,0V); (3) alta inmunidad al ruido debido a la oscilación de salida de carril a carril; (4) capacidad de accionamiento de salida simétrica (+/-4mA fuente y sumidero). El retardo de propagación de aproximadamente 18ns a VCC=4,5V es adecuado para la mayoría de las aplicaciones de decodificación de direcciones.

Diodos de pinza de entrada: Todas las entradas tienen diodos de bloqueo integrados conectados entre la patilla de entrada y VCC/GND. Estos diodos limitan las excursiones de tensión de entrada más allá de los carriles de alimentación, protegiendo las puertas de entrada de descargas electrostáticas y sobretensiones. También permiten el uso de resistencias limitadoras de corriente en serie para interactuar con señales de mayor tensión, ya que los diodos de pinza conducen y limitan la tensión de entrada mientras que la resistencia limita la corriente.