MSP430F5324IRGCR MSP430F5324IRGCR

يعد MSP430F5324 عضوًا في عائلة MSP430F532x من TI من المتحكمات الدقيقة ذات الإشارات المختلطة ذات الإشارات المختلطة ذات الطاقة المنخفضة للغاية 16 بت. يوفر المتغير ‘5324’ 64 كيلوبايت فلاش، وذاكرة وصول عشوائي SRAM سعة 6 كيلوبايت، و47 دبوس إدخال/إخراج في حزمة VQFN ذات 64 سنًا، وهي موضوعة كجهاز متوسط المدى بين أفراد العائلة الأصغر حجمًا 28 سنًا والأكبر حجمًا 80 سنًا.

تم تحسين بنية MSP430 للتشغيل منخفض الطاقة من خلال مزيج من الإدارة المرنة للساعة، وأوضاع متعددة منخفضة الطاقة، و LDO المدمج. يشتمل نظام الساعة الموحد على مذبذب يتم التحكم فيه رقميًا (DCO) للإيقاظ السريع (3.5 ميكرو ثانية من وضع الاستعداد)، ومذبذب بلوري 32 كيلو هرتز (XT1) ل RTC، ومذبذبذب بلوري عالي التردد (XT2) يصل إلى 32 ميجا هرتز. وينظم LDO المدمج على الرقاقة إمداد النواة مما يسمح بتشغيل الجهاز من مصدر إمداد واحد من 1.8 فولت إلى 3.6 فولت.

أوضاع الطاقة المنخفضة الخمسة هي السمة المميزة ل MSP430. يسحب الوضع النشط 290 ميكرو أمبير/ميكرو هرتز من الفلاش (150 ميكرو أمبير/ميكرو هرتز من ذاكرة الوصول العشوائي). يسحب وضع LPM3 (وضع الاستعداد مع تنشيط RTC وWDT ومشرف الإمداد) 1.9 ميكرو أمبير فقط عند 2.2 فولت. يسحب LPM4 (وضع إيقاف التشغيل مع الاحتفاظ بذاكرة الوصول العشوائي ومشرف الإمداد) 1.1 ميكرو أمبير. يسحب LPM4.5 (إيقاف التشغيل مع عدم الاحتفاظ بذاكرة الوصول العشوائي) 0.18 ميكرو أمبير فقط - وهو ما يقترب من معدل التفريغ الذاتي لبطارية خلية معدنية.

تدعم كل من وحدتي USCI التشغيل ثنائي البروتوكول: توفر USCI_A بروتوكول UART (مع الكشف التلقائي للباود) و SPI، بينما توفر USCI_B بروتوكول I2C و SPI. وهذا يسمح بتشغيل UART + I2C، أو SPI + I2C، أو أي مجموعة في وقت واحد. يشتمل ADC 12 بت ADC على مرجع داخلي وعينة وإمساك ومسح تلقائي لأخذ عينات القناة المتسلسلة دون تدخل وحدة المعالجة المركزية.

يدعم مضاعف الأجهزة عمليات 32 بت (32×32 → نتيجة 64 بت) في دورة تعليمات واحدة، مما يسرّع الخوارزميات الشبيهة بخوارزميات DSP. يقوم DMA ثلاثي القنوات بإلغاء تحميل عمليات نقل الذاكرة من وحدة المعالجة المركزية، مما يتيح نقل ADC إلى ذاكرة الوصول العشوائي أو UART إلى ذاكرة الوصول العشوائي بدون أي حمل زائد على وحدة المعالجة المركزية.

تشمل التطبيقات النموذجية أجهزة تسجيل البيانات التي تعمل بالبطاريات وعُقد الاستشعار اللاسلكية والأدوات الطبية المحمولة وأنظمة القياس الذكية حيث يكون التيار المنخفض للغاية والاستيقاظ السريع ضروريين لإطالة عمر البطارية.

** وحدة المعالجة المركزية لوحدة المعالجة المركزية ** يستخدم MSP430 بنية RISC ذات 16 بت مع سجلات 16 بت ومولد ثابت لترميز التعليمات بكفاءة. تتعامل التعليمات الأساسية ال 27 مع معظم العمليات؛ وتوفر التعليمات الإضافية التي تمت محاكاتها الراحة. تستخدم بنية فون نيومان مساحة عنوان واحدة للفلاش وذاكرة الوصول العشوائي والأجهزة الطرفية. تعمل وحدة المعالجة المركزية بسرعة تصل إلى 25 ميجا هرتز مع عمليات من سجل إلى سجل في دورة واحدة.

** نظام الساعة الموحد (UCS):** يدير نظام الساعة الموحد أربعة مصادر للساعة: XT1 (بلورة 32 كيلوهرتز)، XT2 (بلورة عالية التردد تصل إلى 32 ميجاهرتز)، DCO (مذبذب يتم التحكم فيه رقميًا، بداية سريعة)، و VLO (داخلي منخفض التردد، 10 كيلوهرتز نموذجي). يضاعف FLL المرجع 32 كيلو هرتز لتوليد MCLK وSMCLK مستقر. ويبدأ DCO في ميكروثانية، مما يتيح إيقاظ 3.5 ميكرو ثانية من LPM3.

**أوضاع الطاقة المنخفضة: ** خمسة أوضاع منخفضة الطاقة تقايض الوظائف مقابل الطاقة. يحافظ LPM0 على تشغيل SMCLK (الأحداث القائمة على المؤقت). LPM3 يبقي فقط ACLK (32 كيلوهرتز) وRTC نشطًا (تنبيه دوري). يقوم LPM4 بتعطيل جميع الساعات ولكنه يحتفظ ب SRAM (تنبيه المقاطعة). يقوم LPM4.5 بتعطيل LDO بالكامل، مما يؤدي إلى فقدان محتوى SRAM ولكن يحقق 0.18 ميكرو أمبير (إعادة تنبيه إعادة الضبط). مبدأ التصميم الرئيسي: قضاء معظم الوقت في السكون العميق، والاستيقاظ لفترة وجيزة لأخذ القياسات، ثم العودة إلى السكون.

**اتصال USCI:** تستخدم كل وحدة USCI سجل مناوبة مشترك مع مولدات معدل باود منفصلة لأوضاع UART و I2C/SPI. يتطلب التبديل بين البروتوكولات إعادة التكوين وليس تغيير الأجهزة. يدعم UART الكشف التلقائي للباود لمعدلات الباود غير المعروفة. ويدعم I2C سيد/عبد مع تحكيم متعدد الأساتذة وتمديد الساعة.