MFRC52202HN1

إن MFRC52202HN1 من NXP Semiconductors هو الإصدار 2.0 من MFRC522 القارئ/الكاتب المتكامل للغاية للاتصالات غير التلامسية بتردد 13.56 ميجاهرتز، والموجود في حزمة HVQFN-32 المدمجة (5 × 5 × 0.85 مم، SOT617-1). هذا الجهاز هو واحد من أكثر الدوائر المتكاملة لقارئ بطاقات التعريف اللاسلكية استخدامًا على نطاق واسع في مجتمع الأنظمة المدمجة، ويدعم بروتوكولات ISO/IEC 14443A/MIFARE و NTAG لقراءة وكتابة البطاقات وأجهزة الإرسال والاستقبال اللا تلامسية.

يدمج MFRC52202HN1 الواجهة الأمامية التناظرية الكاملة (AFE) ومعالجة البروتوكول الرقمي وواجهات الاتصال المضيف في شريحة واحدة. يوفر جهاز الإرسال الداخلي محركات الإخراج المخزنة (TX1، TX2) التي يمكنها تشغيل هوائي قارئ/كاتب مطابق ل 50 أوم بأقل قدر من المكونات الخارجية. تتضمن وحدة الاستقبال تنفيذًا قويًا وفعالًا لإزالة تشفير الإشارات وفك تشفيرها من البطاقات المتوافقة مع ISO/IEC 14443A/MIFARE، مع مسافة تشغيل نموذجية تصل إلى 50 مم اعتمادًا على تصميم الهوائي وضبطه.

تدير الوحدة الرقمية وظيفة التأطير الكامل ISO/IEC 14443A واكتشاف الأخطاء (التكافؤ وCRC)، إلى جانب مصادقة MIFARE Classic (تشفير CRYPTO1 ل MF1xxS20 وMF1xxS50 وMF1xxS70 في وضع القراءة/الكتابة). يسهّل المخزن المؤقت FIFO سعة 64 بايت نقل البيانات بكفاءة بين المضيف وUART غير التلامسي. يدعم الجهاز ثلاث واجهات اتصال للمضيف: SPI (حتى 10 ميغابت/ثانية)، وI2C (حتى 400 كيلوهرتز، وعنوان 7 بت قابل للبرمجة عبر دبوس EA وD1-D5)، وUART التسلسلي (حتى 1.2 ميغابت/ثانية)، يمكن تحديدها عن طريق تكوين الدبوس.

تتضمن تحسينات الإصدار 2.0 عن الإصدار 1.0 (MFRC52201HN1) ما يلي: زيادة الثبات في الظروف القاسية، ومؤقت مسبق إضافي لتكوينات توقيت أكثر مرونة، ومعالجة CRC المصححة عند ضبط RX Multiple على 1. MFRC52202HN1 متوافق تمامًا مع الإصدار 1.0 (MFRC52201HN1).

تتضمن ميزات إدارة الطاقة وضع خفض الطاقة للأجهزة (عبر دبوس NRSTPD) مع استهلاك تيار نموذجي يبلغ 5uA، ووضع خفض الطاقة الذي يتم التحكم فيه بالبرمجيات مع مؤقت قابل للبرمجة للإيقاظ التلقائي. يعمل الجهاز من مصدر إمداد من 2.5 فولت إلى 3.6 فولت، مما يجعله مناسبًا لأنظمة المتحكمات الدقيقة 3.3 فولت. تتراوح درجة حرارة التشغيل من -25 درجة مئوية إلى 85 درجة مئوية.

تشير لاحقة HN1 إلى الحزمة HVQFN-32، وتتضمن رموز الطلبات 151 و157 متغيرًا لخيارات التغليف المختلفة (شريط وبكرة). الجهاز متوافق مع RoHS، والمستوى 1 من MSL، ومصنف على أنه EAR99.

يعمل الطراز MFRC52202HN1 كقارئ/كاتب للترددات اللاسلكية بتردد 13.56 ميجاهرتز، حيث يقوم بتنفيذ طبقات الارتباط المادية والبيانات لبروتوكول الاتصال ISO/IEC 14443A بين متحكم دقيق مضيف وبطاقات أو أجهزة إرسال واستقبال لا تلامسية.

تشغيل جهاز الإرسال: يقوم جهاز الإرسال الداخلي بتوليد تردد الموجة الحاملة 13.56 ميجاهرتز باستخدام مذبذب بلوري خارجي بتردد 27.12 ميجاهرتز (متصل بدبابيس OSCIN/OSCOUT) مع مذبذب PLL داخلي. يتم تعديل الموجة الحاملة باستخدام إما 100% ASK (تعديل النوع A) أو أعماق تعديل مختلفة كما تم تكوينها في سجل TxControlReg. يتم تشغيل الموجة الحاملة المشكَّلة من خلال مرحلتي إخراج دفع وسحب (TX1 و TX2) اللتين تتصلان بالهوائي عبر شبكة مطابقة LC. عندما يتم تمكين كل من TX1 و TX2 (تم تعيين بتات TxControlReg 0 و1)، تقوم المخرجات بتشغيل الهوائي في تكوين السحب بالدفع والسحب لتحقيق أقصى قدر من توصيل الطاقة. يدعم جهاز الإرسال سرعات نقل ISO/IEC 14443A: 106 كيلو بايت في الثانية و212 كيلو بايت في الثانية و424 كيلو بايت في الثانية و848 كيلو بايت في الثانية.

تشغيل جهاز الاستقبال: يلتقط دخل جهاز الاستقبال (دبوس RX) إشارة الموجة الحاملة الفرعية من تعديل حمل البطاقة. تمر الإشارة من خلال مضخم يتم التحكم في كسبه، ثم من خلال مزيل تشفير القناة I والقناة Q باستخدام الكشف المترابط مع إشارات مرجعية مولدة داخليًا. تتم رقمنة الإشارات التي تم فك تشفيرها بواسطة ADC ومعالجتها بواسطة أداة الربط الرقمي لفك تشفير البتات. يعالج جهاز الاستقبال سلسلة الاستقبال الكاملة ISO/IEC 14443A بما في ذلك التأطير على مستوى البت وبروتوكول منع التصادم واكتشاف التصادم. يحدد اكتشاف التصادم مواضع البتات حيث تقوم عدة بطاقات بإرسال قيم مختلفة في نفس الوقت.

معالجة البروتوكول: تدير الوحدة الرقمية (UART اللاتلامسية UART) مجموعة بروتوكولات ISO/IEC 14443A الكاملة: (1) إرسال أمر REQA/WUPA لتفعيل البطاقة، (2) تسلسل مكافحة التصادم لاختيار بطاقة واحدة من بين بطاقات متعددة في الحقل، (3) أمر SELECT لتأكيد اختيار البطاقة، (4) مصادقة MIFARE (مصادقة متبادلة CRYPTO1 باستخدام مفتاح سري)، (5) عمليات القراءة/الكتابة مع إنشاء CRC والتحقق منها تلقائيًا. يقوم المخزن المؤقت FIFO سعة 64 بايت بتخزين البيانات المرسلة والمستلمة، مما يسمح للمضيف بقراءة/كتابة كتل بيانات كبيرة دون متطلبات توقيت ضيقة.

اختيار واجهة المضيف: يتم تحديد وضع الواجهة عند التشغيل من خلال حالة دبوس I2C (الدبوس 1) ودبابيس D1-D7. عندما يكون دبوس I2C مرتفعًا، يتم تحديد واجهة I2C مع تحديد عنوان الرقيق المكون من 7 بت بواسطة دبوس EA ودبابيس D1-D5. عندما يكون دبوس I2C منخفضًا، يتم تحديد وضع SPI أو UART بناءً على تكوينات الدبوس. في وضع SPI، يستخدم الجهاز واجهة SPI القياسية رباعية الأسلاك (NSS، SCK، MOSI، MISO) مع تحديد شريحة NSS منخفضة نشطة. في وضع UART، يستخدم الجهاز اتصال تسلسلي مع معدل باود قابل للتكوين.

مصادقة MIFARE: يطبّق MFRC52202HN1 تشفير دفق CRYPTO1 لمصادقة MIFARE Classic. أثناء تسلسل المصادقة، يرسل القارئ أمر مصادقة مع القطاع ونوع المفتاح (A أو B)، وتستجيب البطاقة برقم عشوائي، ويقوم القارئ والبطاقة بإجراء مصادقة متبادلة ثلاثية الممرات. بعد نجاح المصادقة بنجاح، يتم تشفير جميع عمليات القراءة/الكتابة اللاحقة في هذا القطاع باستخدام شيفرة CRYPTO1. يسمح دبابيس MFIN و MFOUT بالاتصال بوحدة وصول آمنة (SAM) لإدارة المفاتيح المحسنة.

نظام المقاطعة: يقوم دبوس IRQ بتوليد مقاطعات لأحداث مختلفة بما في ذلك: انتهاء صلاحية المؤقت، ونهاية الإرسال، وامتلاء/انكسار صندوق FIFO الخاص بالمستقبل، وخطأ CRC، واكتشاف التصادم. تسمح سجلات تمكين المقاطعة وسجلات الحالة بالتحكم الدقيق في الأحداث التي تؤدي إلى تشغيل المقاطعات، مما يتيح نماذج برمجة تعتمد على الأحداث التي تقلل من الحمل الزائد لاستطلاع المعالج المضيف.